JPH0621296A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH0621296A
JPH0621296A JP4172422A JP17242292A JPH0621296A JP H0621296 A JPH0621296 A JP H0621296A JP 4172422 A JP4172422 A JP 4172422A JP 17242292 A JP17242292 A JP 17242292A JP H0621296 A JPH0621296 A JP H0621296A
Authority
JP
Japan
Prior art keywords
semiconductor device
screw
mounting tab
chip mounting
distortion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4172422A
Other languages
English (en)
Inventor
Shinji Nakano
真治 中野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to JP4172422A priority Critical patent/JPH0621296A/ja
Publication of JPH0621296A publication Critical patent/JPH0621296A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】 【目的】 ネジ止め用孔を備えた半導体装置をネジ止め
する際、否み等によって特性変動を引き起こさない半導
体装置を提供する。 【構成】 チップ搭載タブ１に設けられたネジ止め用孔
２の周辺に緩衝材料で構成されたネジのしめ付け緩衝部
７を設けた構成にすることにより、ネジのしめ付け時の
チップ搭載タブ１の歪みを防ぎ、この歪みに起因した特
性変動を防ぐことのできる優れた半導体装置を実現でき
る。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体装置を固定するた
めのネジ止め用孔を備えた半導体装置に関する。
【０００２】
【従来の技術】半導体装置をプリント基板等に固定する
ためのネジ止め用孔を備えた半導体装置は、ディスクリ
ートデバイス等で広く用いられている。
【０００３】以下、従来のネジ止め用孔を備えた半導体
装置について図面を参照しながら説明する。図３および
図４はそれぞれ従来のネジ止め用孔を備えた半導体装置
の平面図および断面図である。１はチップ搭載タブ、２
はチップ搭載タブ１に設けられたネジ止め用孔、３は封
止樹脂、４はチップ搭載タブ１上に搭載された半導体チ
ップ、５はリードフレーム、６は半導体チップ４とリー
ドフレーム５を接続するワイヤーリードである。
【０００４】
【発明が解決しようとする課題】しかしながら、上記従
来の構成では半導体装置をネジ止めする際にチップ搭載
タブに直接ネジがしめつけられるため、チップ搭載タブ
が歪み、半導体チップに大きな応力がかかり、その結
果、特性変動を引き起こす場合があるという課題があっ
た。
【０００５】本発明は上記従来の課題を解決するもの
で、ネジ止めした際も特性変動を引き起こさない半導体
装置を提供することを目的とする。
【０００６】
【課題を解決するための手段】上記課題を解決するため
に、本発明に係る半導体装置は、ネジ止め用孔の周辺に
緩衝材料で構成されたネジのしめ付け緩衝部を備えた構
成を有している。
【０００７】
【作用】上記構成によってネジのしめ付けによるチップ
搭載タブの歪みを防ぐことができるため、ネジ止めした
際の特性変動を起こさない半導体装置を提供することが
できる。
【０００８】
【実施例】以下、本発明の一実施例について、図面を参
照しながら説明する。図１，図２はそれぞれ一実施例に
おけるネジ用孔を備えた半導体装置の平面図および断面
図である。１はチップ搭載タブ、２はチップ搭載タブ１
に設けられたネジ止め用孔、７はネジ止め用孔２の周辺
に緩衝材料で構成されたネジのしめ付け緩衝部、この実
施例では緩衝材料は半田を使用した。３は封止樹脂、４
はチップ搭載タブ１上に搭載された半導体チップ、５は
リードフレーム、６は半導体チップ４とリードフレーム
５を接続するワイヤーリードである。
【０００９】以上のように構成された本実施例では、ネ
ジ止め用孔２の周辺にネジのしめ付け緩衝部７を設けた
事により、ネジのしめ付け時のチップ搭載タブ１の歪み
を防ぐことができ、チップ搭載タブ１の歪みに起因した
特性変動の発生を防ぐことができる。
【００１０】
【発明の効果】本発明はネジ止め用孔の周辺に緩衝材料
で構成されたネジのしめ付け緩衝部を設けることによ
り、ネジのしめ付け時のチップ搭載タブの歪みを防ぎ、
この歪みに起因した特性変動を防ぐことのできる優れた
半導体装置を実現できるものである。
【図面の簡単な説明】
【図１】本発明の一実施例における半導体装置の平面図
【図２】本発明の一実施例における半導体装置の断面図
【図３】従来の半導体装置の平面図
【図４】従来の半導体の断面図
【符号の説明】
１ チップ搭載タブ ２ ネジ止め用孔 ３ 封止樹脂 ４ 半導体チップ ５ リードフレーム ６ ワイヤーリード ７ ネジのしめ付け緩衝部

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】半導体装置を固定するためのネジ止め用孔
    を備えた半導体装置において、前記ネジ止め用孔の周辺
    に緩衝材料で構成されたネジのしめ付け緩衝部を備えた
    半導体装置。
JP4172422A 1992-06-30 1992-06-30 半導体装置 Pending JPH0621296A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4172422A JPH0621296A (ja) 1992-06-30 1992-06-30 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4172422A JPH0621296A (ja) 1992-06-30 1992-06-30 半導体装置

Publications (1)

Publication Number Publication Date
JPH0621296A true JPH0621296A (ja) 1994-01-28

Family

ID=15941679

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4172422A Pending JPH0621296A (ja) 1992-06-30 1992-06-30 半導体装置

Country Status (1)

Country Link
JP (1) JPH0621296A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012038850A (ja) * 2010-08-05 2012-02-23 Mitsubishi Electric Corp 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012038850A (ja) * 2010-08-05 2012-02-23 Mitsubishi Electric Corp 半導体装置

Similar Documents

Publication Publication Date Title
US5368216A (en) Capillary-retaining structure for an ultrasonic horn
JPH0325024B2 (ja)
US4963975A (en) Semiconductor device
US6323437B1 (en) Spring clamp adapted for coupling with a circuit board
CA2143293A1 (en) Electronic component
JP2914409B2 (ja) 半導体素子
JPH02202044A (ja) 樹脂封止型半導体装置
JP2982882B2 (ja) 半導体装置
JPH07131170A (ja) プリント基板を有する電子装置
JPH01293544A (ja) 半導体装置
JPH0644141Y2 (ja) 基板接続装置
JPS6244539Y2 (ja)
JPH02224361A (ja) 集積回路ケース
JPS5823461A (ja) 半導体装置の実装方法
JPH0442928Y2 (ja)
JPH0744049Y2 (ja) 回路基板のアース接続構造
JPH0617305Y2 (ja) 混成ｉｃ基板固定構造
JPS6328608Y2 (ja)
JPH04199548A (ja) 半導体装置
JPH0653379A (ja) 半導体装置
JPH04305964A (ja) 半導体装置
JPH0758836B2 (ja) セラミック基板の取付装置
JPH03280594A (ja) 基板ユニット取付構造
JPS6149818B2 (ja)
JPH06124738A (ja) コネクタの固定方法