JPH0821804B2 - 高周波トランジスタの整合回路 - Google Patents

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、高周波高出力増幅器に用いるトランジスタ
の入出力整合状態を、容易にかつ安価に、調整できる高
周波トランジスタの整合回路に関するものである。

従来の技術 高周波用トランジスタの入出力インピーダンスは、一
般にマイクロストリップ主線路の特性インピーダンス
（通常は50Ω）に一致しない。電気信号を効率良く増幅
するためには、トランジスタの入出力インピーダンス
と、入出力それぞれのマイクロストリップ主線路のイン
ピーダンスが、できるだけ一致し、その点における反射
ができるだけ少ないことが望ましい。特に高周波高出力
用トランジスタの入出力インピーダンスは、50Ωに比べ
てはるかに低いので、通常は、入出力マイクロストリッ
プ主線路に対して並列にインピーダンスの低い素子を挿
入して、インピーダンス整合を行っている。その一例と
して、以下のスタブを用いる方法がある。先端開放マイ
クロストリップライン（オープンスタブ）のインピーダ
ンスZosは Zos＝−ｊ・cotβｌ （１） ただし、β＝２π／λ λ：整合をとろうとしている周波数におけるマイクロス
トリップライン上での波長 l:マイクロストリップラインの長さ で与えられる。

従って、Zosはβｌがπ/2、すなわちｌがλ/4に近づ
くにつれて小さくなり、適当な値を選ぶことによって、
トランジスタとの整合をとることができる。

上記の方法による従来の高周波増幅器の代表的な構成
を第２図に示す。第２図において、101は電界効果トラ
ンジスタ（以下FETと略す）、102は入力側整合回路基
板、103は出力側整合回路基板、104は入力端子に接続さ
れるマイクロストリップラインで構成された主線路、10
5は出力端子に接続されるマイクロストリップラインで
構成された主線路、106は前記FETと前記入力側整合回路
基板を接続するボンディングワイヤ、107は前記FETと前
記出力側整合回路基板を接続するボンディングワイヤ、
201は入力整合回路を形成するオープンスタブ、202は出
力整合回路を形成するオープンスタブ、203及び204はオ
ープンスタブの長さを調整するための島状電極（以下パ
ッドと略す）、205及び206はオープンスタブと調整用パ
ッドを接続するためのボンディングワイヤである。この
構造において、入力整合回路および出力整合回路の調整
は、オープンスタブに調整用パッドをボンディングワイ
ヤで接続することにより、実質的にオープンスタブの長
さを調整することで行っている。

上記の方式をさらに改良したものとして、整合用チッ
プコンデンサを用いたものがある。この方式の代表的な
構成を第３図に示す。第３図において、101はFET、102
は入力側整合回路基板、103は出力側整合回路基板、104
は入力端子に接続されるマイクロストリップラインで構
成された主線路、105は出力端子に接続されるマイクロ
ストリップラインで構成された主線路、301は入力イン
ピーダンス整合用チップコンデンサ、302は出力インピ
ーダンス整合用チップコンデンサで、301及び302のチッ
プコンデンサは、共に下電極は接地されている台座の上
に接続され、上電極はボンディングワイヤでFETと入出
力整合調整回路基板のマイクロストリップ主線路に接続
されている。303及び304は前記FETと前記チップコンデ
ンサを接続するボンディングワイヤ、305及び306は前記
チップコンデンサと前記入出力整合調整回路基板のマイ
クロストリップ主線路を接続するボンディングワイヤで
ある。307及び308は入出力インピーダンスを調整するた
めのパッド、309及び310はマイクロストリップ主線路と
調整用パッドを接続するためのボンディングワイヤであ
る。この構造において、入出力インピーダンスの調整
は、チップコンデンサとそれを接続しているボンディン
グワイヤのインダクタンスで主に整合をとるようにし
て、補助的に入出力整合調整回路基板において、調整用
パッドをボンディングワイヤで接続することで行ってい
る。

発明が解決しようとする課題 しかし、第２図に示した従来例による調整方法では、
インピーダンスの低い高周波高出力FETの整合をとるこ
とは困難である。なぜなら、主線路のインピーダンスは
一般に50Ωであり、これに対して高周波高出力FETのイ
ンピーダンスは一般に数Ωもしくは１Ω以下であるか
ら、これを整合させるためには、主線路とアース間にか
なり静電容量の大きいコンデンサを挿入することが必要
となるからである。第２図に示した従来の一実施例で
は、オープンスタブを用いて調整するわけであるが、
（１）式からわかるようにオープンスタブの長さを、整
合をとろうとしている周波数の1/4波長にかなり近い長
さにする必要がある。しかし、オープンスタブのインピ
ーダンスは、cotβｌで変化し、1/4波長付近では、スタ
ブ長が僅かに変化してもその値は大きく変化することに
なるので、実際のインピーダンスの調整は極めて困難と
なる。従って、第２図に示した従来の一実施例の方法
は、高周波高出力FETの整合をとるには適しているとは
言い難い。

また、第３図に示した従来の他の一実施例では容量値
の大きなチップコンデンサを接続するために、第２図に
示した従来の一実施例よりも、インピーダンスの低い高
周波高出力FETとの整合をとりやすいが、チップコンデ
ンサの取付け箇所が基板以外に別途必要となるため、回
路の小型化、高集積化には適していない。

さらに、従来例として示した第２図、第３図には、共
通した位相不整合の課題がある。すなわち高出力のFET
になるほどゲート幅が広くなるので対する回路基板側か
らのボンディングワイヤは放射状になって接続すること
になる。この際、電気信号の位相差を生じ、増幅効率の
低下が起る。また、ボンディングワイヤが長くなること
によって直列インダクタンスの影響が大きくなり、イン
ピーダンス整合調整困難となる。

しかし、ただ単に薄膜コンデンサを使えば良いかとい
うとそうではない。上記の点を考慮した上に、アース電
極の接地の仕方が課題となる。すなわち、インダクタン
ス分や直列抵抗分がアースと該電極間に発生すると、そ
の寄生効果によりFETの利得を下げる原因となるからで
ある。

課題を解決するための手段 本発明は上述のような従来の高周波トランジスタの整
合回路の課題に鑑みてなされたものであり、主線路にマ
イクロストリップラインを用いるトランジスタのインピ
ーダンス整合回路においてトランジスタ接続側の主線路
に薄膜コンデンサを有し、該薄膜コンデンサの主線路と
接続されていない側の電極が該主線路の延長線上にあ
り、かつ該電極がアースに最短距離で接続され、トラン
ジスタとの接続箇所が該主線路の両側に該主線路に対し
て対称になる位置に存在する構造をとることによって、
小型、高集積化した構成でしかも、インピーダンスの低
い高周波高出力FETとの整合をとりやすくし、さらに、
位相不整合の課題や、アースの取り方による寄生効果の
課題を解決するものである。

作用 本発明は上記した構成によって、インピーダンスの低
い高周波高出力トランジスタの整合をとることが容易と
なり、また、位相不整合の問題や、アースの取り方によ
る寄生効果の問題を解決することができ、さらに実装工
程数が少なく、小型、集積化が可能となり、製造コスト
の安い高周波トランジスタの整合回路が提供できるもの
である。

実施例 以下本発明の一実施例に於ける高周波トランジスタの
整合回路について、図面を参照しながら説明する。第１
図（１）は、本発明の特許請求項での一実施例に於ける
高周波トランジスタの整合回路を示す平面図である。こ
の第１図（１）において、101は電界効果トランジスタ
（FET）、102は入力側整合回路基板、103は出力側整合
回路基板、104は入力端子に接続されるマイクロストリ
ップラインで構成された主線路、105は出力端子に接続
されるマイクロストリップラインで構成された主線路、
106は前記FETと前記入力側整合回路基板を接続するボン
ディングワイヤ、107は前記FETと前記出力側整合回路基
板を接続するボンディングワイヤ、108は入力側整合用
薄膜コンデンサ、109は出力側整合用薄膜コンデンサ、1
10は入力側整合用薄膜コンデンサのアース接続部、111
は出力側整合用薄膜コンデンサのアース接続部である。
第１図（２）は、本発明の一実施例に於ける高周波トラ
ンジスタの整合回路の接続構成を示す断面図である。こ
の第１図（２）において、120はアース基体、121は入力
側主線路との接続電極、122は出力側主線路との接続電
極、123は入力側誘電体、124は出力側誘電体、125は入
力側アース電極、126は出力側アース電極である。入出
力整合回路基板はアルミナなどのセラミック基板を用
い、主線路およびマイクロストリップラインなどの導電
体部には一般に用いられている薄膜Cr−Auを用い、薄膜
コンデンサとしては酸化珪素を誘電体として用いた金属
−誘電体−金属構造の薄膜コンデンサを用いた。また、
トランジスタとしてはGaAsFETを、整合させるときの周
波数としては14GHzを用いた。アルミナ基板の誘電率を
9.8とした場合には、14GHzに於ける1/4波長に相当する
マイクロストリップラインの長さは約2mmである。

本実施例では、ほぼ整合すると思われる値に薄膜コン
デンサの値を最初から設定し、トランジスタの特性のバ
ラツキや、薄膜コンデンサの製造時のバラツキに対する
微調整については、主線路に並列にスタブを設けること
で可能である。通常は整合用薄膜コンデンサのみでイン
ピーダンス整合が可能であるが、仮に微調整を行う場合
でも、極めて僅かのスタブをたてるだけで十分な整合を
とることができる。

また、本実施例では入出力整合回路ともに同一の方式
で整合をとったが、一般に出力インピーダンスは入力イ
ンピーダンスよりも高いので入力整合の場合のみに本実
施例の方法を用いても良い。

本実施例の従来例と比較したときの特徴としてまず、
インピーダンス整合に薄膜コンデンサを用いることによ
る高周波トランジスタ回路の整合の取り易さ、小型化、
高集積化が図れる点が上げられる。すなわち、前述した
ようにトランジスタの入出力インピーダンスは低いの
で、入出力回路のトランジスタ接続部には大容量のコン
デンサが必要であり、かつチップコンデンサを用いると
基板以外に実装箇所が必要である。従って、薄膜コンデ
ンサを使うメリットが出てくる。しかし、ただ単に薄膜
コンデンサを使用するだけでは様々な問題が生じてく
る。すなわち第２図の従来の一実施例に示したように、
高出力のFETになるとそのゲート幅が広がり、FETを構成
しているフィンガー部の中央部と端部とでは単純なボン
ディングワイヤの接続では位相差が生じてくる。この位
相差により、FETの増幅効率が低下する。そこで本発明
の一実施例で示す通り、トランジスタとの接続箇所を主
線路の両側に主線路に対して対称となる構成をとること
で、位相差をなくし、FETの増幅効率の低下を抑えるこ
とができる。さらにFETの接続パッドの位置に合わせた
形で回路側の接続箇所を調整できるので、ボンディング
ワイヤの長さを短くでき、直列インダクタンスの影響を
できる限り小さくすることが可能で、そのためインピー
ダンス整合をとりやすくすることができる。これが本発
明の２番目の特徴である。次に、薄膜コンデンサを高周
波整合回路に用いる場合、そのアースの取り方が問題と
なる。すなわち、トランジスタの特性を考えた場合に、
重要な項目として利得があり、高周波では寄生成分がこ
の利得に大きく影響する。中でもアースとの接続距離が
長いために生じるインダクタンス分や直列抵抗分容量分
が利益を下げる原因となる。従って、この寄生成分をで
きるだけ小さくしてやれば、利得の減少を防ぐことがで
きる。そこで本実施例に示した構成をとることにより、
アース接続が最短距離で可能となり、上記の寄生効果を
抑えることができるので良好な高周波特性が得られる。
これが、３番目の特徴である。

発明の効果 以上のように本発明は、主線路にマイクロストリップ
ラインを用いるトランジスタのインピーダンス整合回路
においてトランジスタ接続側の主線路に薄膜コンデンサ
を有し、該薄膜コンデンサの主線路と接続されていない
側の電極が該主線路の延長線上にあり、かつ該電極がア
ースに最短距離で接続され、トランジスタとの接続箇所
が該主線路の両側に該主線路に対して対称になる位置に
存在する構造をとることによって、インピーダンスの低
い高周波高出力FETとの整合をとることが容易となり、
また、位相不整合の問題やアースの取り方による寄生効
果の問題を解決することができ、さらに実装工程数が少
なく、小型、集積化が可能となり、製造コストの安い高
周波トランジスタの整合回路が提供できるものである。

【図面の簡単な説明】

第１図（１）は本発明の一実施例に於ける高周波トラン
ジスタの整合回路を示す平面図、第１図（２）は本発明
の一実施例に於ける高周波トランジスタの整合回路の接
続構成を示す断面図、第２図および第３図は従来例によ
る一実施例に於ける高周波トランジスタの整合回路を示
す平面図である。 101……電界効果トランジスタ、102……入力側整合回路
基板、103……出力側整合回路基板、104……入力側主線
路、105……出力側主線路、106、107……ボンディング
ワイヤ、108……入力側薄膜コンデンサ、109……出力側
薄膜コンデンサ、110……入力側薄膜コンデンサアース
接続部、111……出力側薄膜コンデンサアース接続部。

Claims (1)

【特許請求の範囲】
1. 【請求項１】トランジスタと、主線路にマイクロストリ
   ップラインを用いる入出力インピーダンス整合回路を備
   えた基板とからなる増幅器において、 前記トランジスタと接続する側の前記基板上の前記主線
   路に薄膜コンデンサを有し、前記薄膜コンデンサのアー
   ス電極が、前記主線路の延長線上にあり、かつ前記アー
   ス電極が、前記トランジスタを支持するアース基体に最
   短距離で接続され、前記薄膜コンデンサの主線路との接
   続電極と前記トランジスタとは、金属ワイヤにより接続
   され、その接続箇所が、前記主線路を挟んで対象な位置
   にあることを特徴とする高周波トランジスタの整合回
   路。