JPH10270461A - 化合物半導体装置及びその特性の制御方法 - Google Patents

化合物半導体装置及びその特性の制御方法

Info

Publication number
JPH10270461A
JPH10270461A JP9073396A JP7339697A JPH10270461A JP H10270461 A JPH10270461 A JP H10270461A JP 9073396 A JP9073396 A JP 9073396A JP 7339697 A JP7339697 A JP 7339697A JP H10270461 A JPH10270461 A JP H10270461A
Authority
JP
Japan
Prior art keywords
area
semiconductor device
ohmic electrode
resistance
compound semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9073396A
Other languages
English (en)
Other versions
JP4084436B2 (ja
Inventor
Shinsuke Yamamoto
伸介 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP07339697A priority Critical patent/JP4084436B2/ja
Priority to US09/044,009 priority patent/US6265728B1/en
Priority to EP98105342A priority patent/EP0867944A3/en
Priority to KR10-1998-0010332A priority patent/KR100370987B1/ko
Publication of JPH10270461A publication Critical patent/JPH10270461A/ja
Priority to US09/873,208 priority patent/US6504185B2/en
Priority to US10/300,848 priority patent/US6908777B2/en
Application granted granted Critical
Publication of JP4084436B2 publication Critical patent/JP4084436B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P74/00—Testing or measuring during manufacture or treatment of wafers, substrates or devices
    • H10P74/20—Testing or measuring during manufacture or treatment of wafers, substrates or devices characterised by the properties tested or measured, e.g. structural or electrical properties
    • H10P74/207—Electrical properties, e.g. testing or measuring of resistance, deep levels or capacitance-voltage characteristics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/83138—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET] the IGFETs characterised by having different shapes or dimensions of their gate conductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P74/00—Testing or measuring during manufacture or treatment of wafers, substrates or devices
    • H10P74/27—Structural arrangements therefor
    • H10P74/277—Circuits for electrically characterising or monitoring manufacturing processes, e.g. circuits in tested chips or circuits in testing wafers

Landscapes

  • Junction Field-Effect Transistors (AREA)

Abstract

(57)【要約】 （修正有） 【課題】化合物半導体装置及びその特性の制御方法、特
に閾値電圧又は抵抗値を所定のトランジスタ間、又は抵
抗素子間で均一にできる構造及び制御方法に関する。 【解決手段】FET素子１０１は、GaAs基板11上に形成さ
れる第２のソース用オーミック電極17b及び第２のドレ
イン用オーミック電極18bとを有する。さらに、モニタ
ー用FET素子１００は、n型活性層13aの面積から前記第
１のソース用オーミック電極17a及び第１のドレイン用
オーミック電極18aの総面積を差し引いた面積と、ソー
ス用オーミック電極17aとドレイン用オーミック電極18a
の総面積との第１の面積比を有し、本パターンのFET素
子１０１は、n型活性層13bからソースードレインオーミ
ック電極17b、18bの総面積を差し引いた面積と、ソース
用オーミック電極17bとドレイン用オーミック電極18bの
総面積との第２の面積比を有しており、この第２の面積
比を先の第１の面積比と一定にしている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、化合物半導体装
置及びその特性の制御方法、特に閾値電圧又は抵抗値を
所定のトランジスタ間、又は抵抗素子間で均一にできる
構造及び制御方法に関するものである。
【０００２】
【従来の技術】電子機器は複数の半導体素子から構成さ
れ、具体的には電界効果型トランジスタ素子（以下、FE
T素子と略す。）、抵抗素子から構成されるのが一般的
である。また、この電子機器に含まれる複数のFET素子
は、異なるゲート幅を有しており、電子機器の性能の安
定化を図るために、FET素子の閾値電圧（Vth）の制御性
の向上が求められている。
【０００３】次に、一般的なFET素子のVthの制御方法に
つき説明をする。まず、半導体チップ上に本パターンの
FET素子形成領域とモニター用のFET素子形成領域を用意
しておき、この本パターンのFET素子形成領域とモニタ
ー用のFET素子形成領域とに同一工程で形成していき、V
th制御のためのイオン注入が終了した時点でモニター用
のFET素子のVthを測定し、もしVthの基準値以下の場
合、再度Vth制御のためのイオン注入をし、間接的に本
パターンのFET素子のVthを制御していた。
【０００４】
【発明が解決しようとする課題】しかしながら、本パタ
ーンのFET素子が、モニター用のFET素子と異なるVthを
有してしまう、さらには本パターン内の異なるゲート寸
法を有するFET素子間で異なるVthを有してしまうといっ
た問題が生じてしまう。本発明は、上述の問題を解決で
きる化合物半導体装置及びその特性の制御方法を提供す
ることにある。
【０００５】
【課題を解決するための手段】上述の課題を解決するた
めに本発明の化合物半導体装置は、半絶縁性基体上に形
成される第１の活性層と、この第１の活性層上に形成さ
れる第１のソース用オーミック電極及び第１のドレイン
用オーミック電極とを有する第１の電界効果型トランジ
スタと、前記半絶縁性基体上に形成され、前記活性層の
面積から前記電極の総面積を差し引いた面積と前記電極
の総面積との面積比を、前記第１の電界効果型トランジ
スタと一定である第２の電界効果型トランジスタとを有
することを特徴とする。
【０００６】また、本発明の化合物半導体装置は、半絶
縁性基体上に形成される第１の抵抗層と、この第１の抵
抗層上に形成される第１のオーミック電極対とを有する
第１の抵抗素子と、前記半絶縁性基体上に形成され、前
記抵抗層の面積から前記電極の総面積を差し引いた面積
と前記電極の総面積との面積比が、前記第１の抵抗素子
と一定である第２の抵抗素子とを有することを特徴とす
る。
【０００７】本発明の化合物半導体装置の特性の制御方
法は、半絶縁性基体上に形成される第１の活性層と、こ
の第１の活性層上に形成される第１のソース用オーミッ
ク電極及び第１のドレイン用オーミック電極とを有する
第１の電界効果型トランジスタと、前記半絶縁性基体上
に形成され、前記活性層の面積から前記電極の総面積を
差し引いた面積と前記電極の総面積との面積比が、前記
第１の電界効果型トランジスタと一定である第２の電界
効果型トランジスタとを準備しておき、前記第２の電界
効果型トランジスタの特性を測定し、この測定結果に基
づき前記第１の電界効果型トランジスタの特性を制御す
ることを特徴とする。
【０００８】また、本発明の化合物半導体装置の特性の
制御方法は、第１の半絶縁性基体上に形成される第１の
活性層と、この第１の活性層上に形成される第１のソー
ス用オーミック電極及び第１のドレイン用オーミック電
極とを有する第１の電界効果型トランジスタと、第２の
半絶縁性基体上に形成され、前記活性層の面積から前記
電極の総面積を差し引いた面積と前記電極の総面積との
面積比が、前記第１の電界効果型トランジスタと一定で
ある第２の電界効果型トランジスタとを準備しておき、
前記第２の電界効果型トランジスタの閾値電圧を測定
し、この測定結果に基づき前記第１の電界効果型トラン
ジスタの閾値電圧を制御することを特徴とする。
【０００９】さらに、本発明の化合物半導体装置の特性
の制御方法は、半絶縁性基体上に形成される第１の抵抗
層と、この第１の抵抗層上に形成される第１のオーミッ
ク電極対とを有する第１の抵抗素子と、前記半絶縁性基
体上に形成され、前記電極間の抵抗層の面積と前記電極
の総面積との面積比が、前記第１の抵抗素子と一定であ
る第２の抵抗素子とを準備しておき、前記第２の抵抗素
子の抵抗値を測定し、この測定結果に基づき前記第１の
抵抗素子の抵抗値を制御することを特徴とする。
【００１０】さらに、本発明の化合物半導体装置の特性
の制御方法は、第１の半絶縁性基体上に形成される第１
の抵抗層と、この第１の抵抗層上に形成される第１のオ
ーミック電極対とを有する第１の抵抗素子と、第２の半
絶縁性基体上に形成され、前記電極間の抵抗層の面積と
前記電極の総面積との面積比が、前記第１の抵抗素子と
一定である第２の抵抗素子とを準備しておき、前記第２
の抵抗素子の抵抗値を測定し、この測定結果に基づき前
記第１の抵抗素子の抵抗値を制御することを特徴とす
る。
【００１１】
【発明の実施の形態】本発明の第１の実施の形態 以下、本発明の化合物半導体装置の第１の実施の形態を
説明する。図１は、GaAs基板11上に形成されたモニター
用FET素子１００及び本パターンのFET素子１０１の平面
図を示したものです。
【００１２】本発明の化合物半導体装置は、GaAs基板11
上に形成されたモニター用FET素子１００及び本パター
ンのFET素子１０１からなり、モニター用FET素子１００
は、GaAs基板11上に形成される第１の活性層と、この第
１の活性層上に形成される第１のソース用オーミック電
極17a及び第１のドレイン用オーミック電極18aとを有
し、本パターンのFET素子１０１は、GaAs基板11上に形
成される第２のソース用オーミック電極17b及び第２の
ドレイン用オーミック電極18bとを有する。さらに、モ
ニター用FET素子１００は、n型活性層13aの面積から前
記第１のソース用オーミック電極17a及び第１のドレイ
ン用オーミック電極18aの総面積を差し引いた面積と、
ソース用オーミック電極17aとドレイン用オーミック電
極18aの総面積との第１の面積比を有し、本パターンのF
ET素子１０１は、n型活性層13bからソースードレインオ
ーミック電極17b、18bの総面積を差し引いた面積と、ソ
ース用オーミック電極17bとドレイン用オーミック電極1
8bの総面積との第２の面積比を有しており、この第２の
面積比を先の第１の面積比と一定にしている。
【００１３】次に、上記のような構成における、n型活
性層の面積からソースドレイン電極の総面積を差し引い
た面積に対するオーミック電極の総面積との面積比とVt
hとの間の関係を図２に示す。
【００１４】図２から明らかなように、異なるゲート幅
を有する複数のFETを作成し、ゲート幅を50μm、100μ
m、150μm、200μmと異ならせてみた。また、n型活性層
の面積からソースードレイン電極の総面積を差し引いた
面積と、ソース用オーミック電極とドレイン用オーミッ
ク電極の総面積との面積比を各FETとも同じになるよう
に形成した。これらのFETのVthを測定したところ略一定
の数値を示した。また、上記面積比は、Vthと比例関係
にあることも分かった。
【００１５】上述から明らかなように、本発明の第１の
実施の形態の化合物半導体装置では、n型活性層の面積
からソースードレイン電極の総面積を差し引いた面積
と、ソース用オーミック電極とドレイン用オーミック電
極の総面積との面積比を複数のトランジスタ間、例えば
本パターンのFET素子とモニター用FET素子との間で一定
にしてやれば、本パターンのFET素子とモニター用FET素
子との間でのVthの値に差が生じなくすることができ
る。つまり、異なるゲート寸法を有する複数のFET素子
はグループ毎に設定通りのVthの値を有することを前提
に回路設計が成される。本発明によれば、予め面積比を
確認しておきさえすれば、上記面積比とVthの比例関係
グラフに基づき、簡単にVthの設計値を満足することが
できる。
【００１６】次に、本発明の化合物半導体装置の特性の
制御方法の第１の実施の形態について説明する。
【００１７】図３は本発明の第１の実施の形態の化合物
半導体装置の特性の制御工程を説明するためのFET断面
工程図である。
【００１８】まず図３(a)に示すように、半絶縁性基体1
1例えばGaAs基板表面のモニター用FET素子の形成領域１
００と本パターンのFET素子の形成領域１０１の夫々
に、例えばシリコン（Si）の様なn型ドーパント材料を
注入しその後、活性化アニールを行うことによって、n
型活性層13a、13b、ソース領域21a、21b、及びドレイン
領域23a、23bを形成し、その後モニター用FET素子の形
成領域１００と本パターンのFET素子の形成領域１０１
の夫々に、ソース用オーミック電極17a、17b、及びドレ
イン用オーミック電極18a、18bを形成する。オーミック
電極材料としては、例えば、金ゲルマニウム合金とニッ
ケルと金の積層体を用いる。
【００１９】次に、図３(b)に示すように、モニター用F
ET素子の形成領域１００と本パターンのFET素子の形成
領域１０１の夫々のn型活性層13a、13bの表面上に逆メ
サ型のフォトレジストパターンを形成し、このレジスト
パターンをマスクとして利用し、n型活性層13a、13bの
表面をVth制御するためにエッチングする。このエッチ
ング工程が終了した時点で、プローブ針26を用いて、モ
ニター用FET素子の形成領域１００のVthを測定し、も
し、Vthの値を上げたいときはさらにエッチングし、本
パターンのFET素子の形成領域１０１のVthの値を所望の
値に間接的に制御していくことができる。
【００２０】また、上述の本発明の化合物半導体装置の
特性の制御方法で用いる化合物半導体装置は、GaAs基板
11上に形成されたモニター用FET素子１００及び本パタ
ーンのFET素子１０１からなり、モニター用FET素子１０
０は、GaAs基板11上に形成される第１の活性層13aと、
この第１の活性層13a上に形成される第１のソース用オ
ーミック電極17a及び第１のドレイン用オーミック電極1
8aとを有し、本パターンのFET素子１０１は、GaAs基板1
1上に形成される第２のソース用オーミック電極17b及び
第２のドレイン用オーミック電極18bとを有する。さら
に、モニター用FET素子１００は、n型活性層13aの面積
から前記第１のソース用オーミック電極17a及び第１の
ドレイン用オーミック電極18aの総面積を差し引いた面
積と、ソース用オーミック電極17aとドレイン用オーミ
ック電極18aの総面積との第１の面積比を有し、本パタ
ーンのFET素子１０１は、n型活性層13bからソースード
レインオーミック電極17b、18bの総面積を差し引いた面
積と、ソース用オーミック電極17bとドレイン用オーミ
ック電極18bの総面積との第２の面積比を有しており、
この第２の面積比を先の第１の面積比と一定になるよう
に設定している。
【００２１】上述した本発明の第１の実施の形態の化合
物半導体装置の特性の制御方法によれば、本パターン内
の複数のFET素子のVthの均一性が図れる。よって、デバ
イス特性の劣化が抑制され、しいては、量産時のICの歩
留りが向上させることが可能になる。
【００２２】また、同一基板にモニター用FET素子と本
パターンのFET素子を設け、枚葉式にウエハを処理する
場合、基板毎に本パターン内の複数のFET素子のVthの均
一性を満足させることができるので、少量多品種の製品
を、例えば製品の開発段階で有効である。
【００２３】さらに、モニター用FET素子を専用チップ
に設け、バッチ処理する場合、予め、この専用チップを
用いて、Vth制御のための、例えばエッチング条件出し
しておけば、これ以降の複数のウエハは、この条件に基
づき処理していくことができるので全工程の処理時間の
短縮が図れる。
【００２４】上述の第１の実施の形態では、イオン注入
法で活性層を形成する場合のGaAsFETに本発明を適用す
る例であったが、本発明は、例えばMBE（Molecular Bea
m Epitaxy）等の方法で活性層を成長させて形成するGaA
s FETの場合にも、Si基板の上にバッファ層を形成し、
この上に半絶縁性半導体基体を形成する場合にも適用で
きる。
【００２５】本発明の第２の実施の形態 以下、本発明の化合物半導体装置の第２の実施の形態を
説明する。図４は、GaAs基板51上に形成されたモニター
用抵抗素子200及び本パターンの抵抗素子201の平面図を
示したものです。
【００２６】本発明の化合物半導体装置は、GaAs基板51
上に形成されたモニター用抵抗素子２００及び本パター
ンの抵抗素子２０１からなり、モニター用抵抗素子２０
０は、GaAs基板51上に形成される第１の抵抗層53と、こ
の第１の抵抗層53上に形成される第１のオーミック電極
対57a、58aとを有し、本パターンの抵抗素子201は、GaA
s基板51上に形成される第２の抵抗層54と、この第２の
抵抗層54上に形成される第２のオーミック電極対57b、5
8bとを有する。さらに、モニター用抵抗素子２００は、
第１の抵抗層53の面積からオーミック電極対57a、58aの
総面積を差し引いた面積と、オーミック電極対57a、58a
の総面積との第１の面積比を有し、本パターンの抵抗素
子２０１は、第２の抵抗層54の面積からオーミック電極
対57b、58bの総面積を差し引いた面積と、オーミック電
極対57b、58bの総面積との第２の面積比を有しており、
この第２の面積比を先の第１の面積比と一定にしてい
る。
【００２７】次に、上記のような構成における、抵抗素
子の面積からオーミック電極対の総面積を差し引いた面
積に対するオーミック電極対の総面積の面積比と抵抗値
との間の関係を図５に示す。
【００２８】図５から明らかなように、異なる抵抗層の
寸法を有する複数の抵抗素子を作成し、オーミック電極
57bからオーミック電極58bへ延在する方向に対し垂直方
向の抵抗層の寸法を50μm、100μm、150μm、200μmと
異ならせてみた。また、抵抗層の面積からオーミック電
極の総面積を差し引いた面積と、オーミック電極の総面
積との面積比を各抵抗素子とも同じになるように形成し
た。これらの抵抗素子の抵抗値を測定したところ略一定
の数値を示した。また、上記面積比は、抵抗値と比例関
係にあることも分かった。
【００２９】上述から明らかなように、本発明の化合物
半導体装置は、抵抗層の面積からオーミック電極の総面
積を差し引いた面積とオーミック電極の総面積との面積
比を複数の抵抗素子間、例えば本パターンの抵抗素子と
モニター用抵抗素子との間で一定にしてやれば、本パタ
ーンの抵抗素子とモニター用抵抗素子との間での抵抗値
に差が生じなくなることが容易に理解できる。また、モ
ニター用抵抗素子を用いて本パターンの抵抗素子の制御
する方法として、このモニター用抵抗素子の上記面積比
を予め求めておき、かつ本パターン内の異なる抵抗層の
寸法を有する複数の抵抗素子の上記面積比も予め求めて
おけば、上記面積比と抵抗値の比例関係グラフに基づ
き、抵抗値を制御することが可能になる。
【００３０】次に、本発明の化合物半導体装置の特性の
制御方法の第２の実施の形態について説明する。
【００３１】図６は本発明の第２の実施の形態の化合物
半導体装置の特性の制御工程を説明するための抵抗素子
の断面工程図である。
【００３２】まず図６(a)に示すように、半絶縁性基体2
1例えばGaAs基板表面のモニター用抵抗素子の形成領域1
10と本パターンの抵抗素子の形成領域111の夫々に、例
えばシリコン（Si）の様なn型ドーパント材料を注入し
その後、活性化アニールを行うことによって、抵抗層23
a、23bを形成し、その後モニター用抵抗素子の形成領域
110と本パターンの抵抗素子の形成領域111の夫々に、オ
ーミック電極27a、27b、28a、28bを形成する。オーミッ
ク電極材料としては、例えば、金ゲルマニウム合金とニ
ッケルと金の積層体を用いる。
【００３３】次に、図6(b)に示すように、モニター用抵
抗素子の形成領域110と本パターンの抵抗素子の形成領
域111の夫々の抵抗層23a、23bの表面上に逆メサ型のフ
ォトレジストパターンを形成し、このレジストパターン
をマスクとして利用し、抵抗層23a、23bの表面を抵抗値
制御するためにエッチングする。このエッチング工程が
終了した時点で、プローブ針36を用いて、モニター用抵
抗素子の形成領域110の抵抗値を測定し、もし、抵抗値
を上げたいときはさらにエッチングし、本パターンの抵
抗素子の形成領域111の抵抗値を所望の値に間接的に制
御していくことができる。
【００３４】また、上述の本発明の化合物半導体装置の
特性の制御方法で用いる化合物半導体装置は、GaAs基板
21上に形成されたモニター用抵抗素子110及び本パター
ンの抵抗素子111からなり、モニター用抵抗素子110は、
GaAs基板21上に形成される第１の抵抗層23aと、この第
１の抵抗層23a上に形成される第１のオーミック電極27
a、28aとを有し、本パターンの抵抗素子111は、GaAs基
板21上に形成される第２のオーミック電極27b、28bとを
有する。さらに、モニター用抵抗素子110は、抵抗層23a
の面積から前記第１のオーミック電極27a、28aの総面積
を差し引いた面積と、第１のオーミック電極27a、28aの
総面積との第１の面積比を有し、本パターンの抵抗素子
111は、抵抗層23bから第２のオーミック電極27b、28bの
総面積を差し引いた面積と、第２のオーミック電極27
b、28bの総面積との第２の面積比を有しており、この第
２の面積比を先の第１の面積比と一定になるように設定
している。
【００３５】上述した本発明の第２の実施の形態の化合
物半導体装置の特性の制御方法によれば、本パターン内
の複数の抵抗素子の抵抗値の均一性が図れる。よって、
デバイス特性の劣化が抑制され、しいては、量産時のIC
の歩留りが向上させることが可能になる。
【００３６】また、同一基板にモニター用抵抗素子と本
パターンの抵抗素子を設け、枚葉式にウエハを処理する
場合、基板毎に本パターン内の複数の抵抗素子の抵抗値
の均一性を満足させることができるので、少量多品種の
製品を、例えば製品の開発段階で有効である。
【００３７】さらに、モニター用抵抗素子を専用チップ
に設け、バッチ処理する場合、予め、この専用チップを
用いて、抵抗値制御のための、例えばエッチング条件出
ししておけば、これ以降の複数のウエハは、この条件に
基づき処理していくことができるので全工程の処理時間
の短縮が図れる。
【００３８】上述の第２の実施の形態では、イオン注入
法で抵抗層を形成する場合のGaAsFETに本発明を適用す
る例であったが、本発明は、例えばMBE（Molecular Bea
m Epitaxy）等の方法で抵抗層を成長させて形成するGaA
s FETの場合にも、Si基板の上にバッファ層を形成し、
この上に半絶縁性半導体基体を形成する場合にも適用で
きる。
【００３９】なお、本発明は、上記第１及び第２の実施
の形態に限定されるものでなく、本発明の趣旨の基づい
て種々の変形が可能であり、これらを本発明の範囲から
排除するものではない。
【００４０】
【発明の効果】上述したように本発明の第１の実施の形
態の化合物半導体装置によれば、本パターンのFET素子
とモニター用FET素子との間でのVthの値に差が生じなく
することができる。また、このモニター用FET素子の上
記面積比を予め求めておき、かつ本パターン内の異なる
ゲート寸法を有する複数のFET素子の上記面積比も予め
求めておけば、面積比とVthの比例関係グラフに基づ
き、Vth制御することが可能になる。
【００４１】本発明の第１の実施の形態の化合物半導体
装置の特性の制御方法によれば、同一基板にモニター用
FET素子と本パターンのFET素子を設け、枚葉式にウエハ
を処理する場合、基板毎に本パターン内の複数のFET素
子のVthの均一性を満足させることができるので、少量
多品種の製品を、例えば製品の開発段階で有効である。
また、モニター用FET素子を専用チップに設け、バッチ
処理する場合、予め、この専用チップを用いて、Vth制
御のための、例えばエッチング条件出ししておけば、こ
れ以降の複数のウエハは、この条件に基づき処理してい
くことができるので全工程の処理時間の短縮が図れる。
【００４２】本発明の第２の実施の形態の化合物半導体
装置によれば、本パターンの抵抗素子とモニター用抵抗
素子との間での抵抗値に差が生じなくなることが容易に
理解できる。また、このモニター用抵抗素子の上記面積
比を予め求めておき、かつ本パターン内の異なる抵抗層
の寸法を有する複数の抵抗素子の上記面積比も予め求め
ておけば、上記面積比と抵抗値の比例関係グラフに基づ
き、抵抗値を制御することが可能になる。
【００４３】本発明の第２の実施の形態の化合物半導体
装置の特性の制御方法によれば、同一基板にモニター用
抵抗素子と本パターンの抵抗素子を設け、枚葉式にウエ
ハを処理する場合、基板毎に本パターン内の複数の抵抗
素子の抵抗値の均一性を満足させることができるので、
少量多品種の製品を、例えば製品の開発段階で有効であ
る。また、モニター用抵抗素子を専用チップに設け、バ
ッチ処理する場合、予め、この専用チップを用いて、抵
抗値制御のための、例えばエッチング条件出ししておけ
ば、これ以降の複数のウエハは、この条件に基づき処理
していくことができるので全工程の処理時間の短縮が図
れる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態の化合物半導体装置
の平面図を示す。
【図２】n型活性層の面積からソースドレイン電極の総
面積を差し引いた面積に対するオーミック電極の総面積
との面積比とVthとの間の関係を示す図である。
【図３】本発明の第１の実施の形態の化合物半導体装置
の特性の制御工程を説明するための断面工程図である。
【図４】本発明の第２の実施の形態の化合物半導体装置
の平面図を示す。
【図５】抵抗素子の面積からオーミック電極対の総面積
を差し引いた面積に対するオーミック電極対の総面積の
面積比と抵抗値との間の関係を示す図である。
【図６】本発明の第２の実施の形態の化合物半導体装置
の特性の制御工程を説明するための断面工程図である。
【符号の説明】
11・・・・・・・GaAs基板 13a・・・・・・n型活性層 17a・・・・・・第１のソース用オーミック電極 17b・・・・・・第２のソース用オーミック電極 18a・・・・・・第１のドレイン用オーミック電極 18b・・・・・・第２のドレイン用オーミック電極 100・・・・・・モニター用FET素子 101・・・・・・本パターンのFET素子

Claims (20)

    【特許請求の範囲】
  1. 【請求項１】 半絶縁性基体上に形成される第１の活性
    層と、この第１の活性層上に形成される第１のソース用
    オーミック電極及び第１のドレイン用オーミック電極と
    を有する第１の電界効果型トランジスタと、 前記半絶縁性基体上に形成され、前記活性層から前記電
    極の総面積を差し引いた面積と前記電極の総面積との面
    積比を、前記第１の電界効果型トランジスタと一定であ
    る第２の電界効果型トランジスタとを有することを特徴
    とする化合物半導体装置。
  2. 【請求項２】 前記第１及び第２の電界効果型トランジ
    スタは、異なるゲート寸法を有することを特徴とする請
    求項１記載の化合物半導体装置。
  3. 【請求項３】 前記オーミック電極材料が、前記活性層
    に含まれるドーパント材料に比べてイオン化傾向の大き
    い材料であることを特徴とする請求項１記載の化合物半
    導体装置。
  4. 【請求項４】 前記半絶縁性基体材料がガリウム砒素で
    あり、前記オーミック電極材料が、金とゲルマニウムの
    合金と、金とニッケルからなる積層体であることを特徴
    とする請求項１記載の化合物半導体装置。
  5. 【請求項５】 半絶縁性基体上に形成される第１の活性
    層と、この第１の活性層上に形成される第１のソース用
    オーミック電極及び第１のドレイン用オーミック電極と
    を有する第１の電界効果型トランジスタと、前記半絶縁
    性基体上に形成され、前記活性層の面積から前記電極の
    総面積を差し引いた面積と前記電極の総面積との面積比
    が、前記第１の電界効果型トランジスタと一定である第
    ２の電界効果型トランジスタとを準備しておき、 前記第２の電界効果型トランジスタの特性を測定し、こ
    の測定結果に基づき前記第１の電界効果型トランジスタ
    の特性を制御することを特徴とする化合物半導体装置の
    特性の制御方法。
  6. 【請求項６】 第１の半絶縁性基体上に形成される第１
    の活性層と、この第１の活性層上に形成される第１のソ
    ース用オーミック電極及び第１のドレイン用オーミック
    電極とを有する第１の電界効果型トランジスタと、第２
    の半絶縁性基体上に形成され、前記活性層の面積から前
    記電極の総面積を差し引いた面積と前記電極の総面積と
    の面積比が、前記第１の電界効果型トランジスタと一定
    である第２の電界効果型トランジスタとを準備してお
    き、 前記第２の電界効果型トランジスタの閾値電圧を測定
    し、この測定結果に基づき前記第１の電界効果型トラン
    ジスタの閾値電圧を制御することを特徴とする化合物半
    導体装置の特性の制御方法。
  7. 【請求項７】 前記第１及び第２の電界効果型トランジ
    スタは、異なるゲート寸法を有することを特徴とする請
    求項５、６記載の化合物半導体装置の特性の制御方法。
  8. 【請求項８】 前記オーミック電極材料が、前記活性層
    に含まれるドーパント材料に比べてイオン化傾向の大き
    い材料であることを特徴とする請求項５、６記載の化合
    物半導体装置の特性の制御方法。
  9. 【請求項９】 前記半絶縁性基体材料がガリウム砒素で
    あり、前記オーミック電極材料が、金とゲルマニウムの
    合金と、金とニッケルからなる積層体であることを特徴
    とする請求項５、６記載の化合物半導体装置の特性の制
    御方法。
  10. 【請求項１０】 前記第１の電界効果型トランジスタ
    は、本パターン用素子であり、前記第２の電界効果型ト
    ランジスタは、モニター用素子であることを特徴とする
    請求項５、６記載の化合物半導体装置の特性の制御方
    法。
  11. 【請求項１１】 半絶縁性基体上に形成される第１の抵
    抗層と、この第１の抵抗層上に形成される第１のオーミ
    ック電極対とを有する第１の抵抗素子と、 前記半絶縁性基体上に形成され、前記抵抗層の面積から
    前記電極の総面積を差し引いた面積と前記電極の総面積
    との面積比が、前記第１の抵抗素子と一定である第２の
    抵抗素子とを有することを特徴とする化合物半導体装
    置。
  12. 【請求項１２】 前記第１及び第２の抵抗素子は、異な
    る抵抗層寸法を有することを特徴とする請求項１１記載
    の化合物半導体装置。
  13. 【請求項１３】 前記オーミック電極材料が、前記抵抗
    層に含まれるドーパント材料に比べてイオン化傾向の大
    きい材料であることを特徴とする請求項１１記載の化合
    物半導体装置。
  14. 【請求項１４】 前記半絶縁性基体材料がガリウム砒素
    であり、前記オーミック電極材料が、金とゲルマニウム
    の合金と、金とニッケルからなる積層体であることを特
    徴とする請求項１１記載の化合物半導体装置。
  15. 【請求項１５】 半絶縁性基体上に形成される第１の抵
    抗層と、この第１の抵抗層上に形成される第１のオーミ
    ック電極対とを有する第１の抵抗素子と、前記半絶縁性
    基体上に形成され、前記抵抗層の面積から前記電極の総
    面積を差し引いた面積と前記電極の総面積との面積比
    が、前記第１の抵抗素子と一定である第２の抵抗素子と
    を準備しておき、 前記第２の抵抗素子の抵抗値を測定し、この測定結果に
    基づき前記第１の抵抗素子の抵抗値を制御することを特
    徴とする化合物半導体装置の特性の制御方法。
  16. 【請求項１６】 第１の半絶縁性基体上に形成される第
    １の抵抗層と、この第１の抵抗層上に形成される第１の
    オーミック電極対とを有する第１の抵抗素子と、第２の
    半絶縁性基体上に形成され、前記抵抗層の面積から前記
    電極の総面積を差し引いた面積と前記電極の総面積との
    面積比が、前記第１の抵抗素子と一定である第２の抵抗
    素子とを準備しておき、 前記第２の抵抗素子の抵抗値を測定し、この測定結果に
    基づき前記第１の抵抗素子の抵抗値を制御することを特
    徴とする化合物半導体装置の特性の制御方法。
  17. 【請求項１７】 前記第１及び第２の抵抗素子は、異な
    る抵抗層寸法を有することを特徴とする請求項１５、１
    ６記載の化合物半導体装置の特性の制御方法。
  18. 【請求項１８】 前記オーミック電極材料が、前記抵抗
    層に含まれるドーパント材料に比べてイオン化傾向の大
    きい材料であることを特徴とする請求項１５、１６記載
    の化合物半導体装置の特性の制御方法。
  19. 【請求項１９】 前記半絶縁性基体材料がガリウム砒素
    であり、前記オーミック電極材料が、金とゲルマニウム
    の合金と、金とニッケルからなる積層体であることを特
    徴とする請求項１５、１６記載の化合物半導体装置の特
    性の制御方法。
  20. 【請求項２０】 前記第１の抵抗素子は、本パターン用
    素子であり、前記第２の抵抗素子は、モニター用素子で
    あることを特徴とする請求項１５、１６記載の化合物半
    導体装置の特性の制御方法。
JP07339697A 1997-03-26 1997-03-26 化合物半導体装置の特性の制御方法 Expired - Lifetime JP4084436B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP07339697A JP4084436B2 (ja) 1997-03-26 1997-03-26 化合物半導体装置の特性の制御方法
US09/044,009 US6265728B1 (en) 1997-03-26 1998-03-19 Compound semiconductor device and method for controlling characteristics of the same
EP98105342A EP0867944A3 (en) 1997-03-26 1998-03-24 Compound semiconductor device and method for controlling characteristics of the same
KR10-1998-0010332A KR100370987B1 (ko) 1997-03-26 1998-03-25 화합물반도체장치및그의특성을제어하는방법
US09/873,208 US6504185B2 (en) 1997-03-26 2001-06-05 Compound semiconductor device and method for controlling characteristics of the same
US10/300,848 US6908777B2 (en) 1997-03-26 2002-11-21 Compound semiconductor device and method for controlling characteristics of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP07339697A JP4084436B2 (ja) 1997-03-26 1997-03-26 化合物半導体装置の特性の制御方法

Publications (2)

Publication Number Publication Date
JPH10270461A true JPH10270461A (ja) 1998-10-09
JP4084436B2 JP4084436B2 (ja) 2008-04-30

Family

ID=13517008

Family Applications (1)

Application Number Title Priority Date Filing Date
JP07339697A Expired - Lifetime JP4084436B2 (ja) 1997-03-26 1997-03-26 化合物半導体装置の特性の制御方法

Country Status (4)

Country Link
US (3) US6265728B1 (ja)
EP (1) EP0867944A3 (ja)
JP (1) JP4084436B2 (ja)
KR (1) KR100370987B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000277724A (ja) * 1999-03-26 2000-10-06 Nagoya Kogyo Univ 電界効果トランジスタとそれを備えた半導体装置及びその製造方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW577124B (en) * 2002-12-03 2004-02-21 Mosel Vitelic Inc Method for estimating the forming thickness of the oxide layer and determining whether the pipes occur leakages
JP3931153B2 (ja) * 2003-04-24 2007-06-13 松下電器産業株式会社 半導体装置
US20070282318A1 (en) * 2006-05-16 2007-12-06 Spooner Gregory J Subcutaneous thermolipolysis using radiofrequency energy
US7785979B2 (en) * 2008-07-15 2010-08-31 International Business Machines Corporation Integrated circuits comprising resistors having different sheet resistances and methods of fabricating the same

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2280203A1 (fr) * 1974-07-26 1976-02-20 Thomson Csf Procede d'ajustement de tension de seuil de transistors a effet de champ
US4215333A (en) * 1978-10-02 1980-07-29 National Semiconductor Corporation Resistor termination
US4560583A (en) 1984-06-29 1985-12-24 International Business Machines Corporation Resistor design system
JPS6148768A (ja) * 1984-08-17 1986-03-10 Matsushita Electronics Corp コンタクト抵抗の測定方法
JPS63164260A (ja) 1986-12-25 1988-07-07 Mitsubishi Electric Corp 半導体装置
JPS63278361A (ja) 1987-05-11 1988-11-16 Sumitomo Electric Ind Ltd 半導体装置と半導体装置の抵抗トリミング法
JPH03229426A (ja) * 1989-11-29 1991-10-11 Texas Instr Inc <Ti> 集積回路及びその製造方法
JPH0482248A (ja) * 1990-07-25 1992-03-16 Sumitomo Electric Ind Ltd 半導体装置の評価方法
JPH0547798A (ja) * 1991-01-31 1993-02-26 Texas Instr Inc <Ti> 抵抗性ＡｌＧａＡｓを有するＧａＡｓ ＦＥＴ
JPH04263466A (ja) 1991-02-19 1992-09-18 Fujitsu Ltd 半導体装置の製造方法
JP2734839B2 (ja) * 1991-10-09 1998-04-02 シャープ株式会社 アルミニウム用エッチング液およびエッチング方法並びにアルミニウムエッチング製品
JPH05218309A (ja) 1992-02-04 1993-08-27 Fujitsu Ltd 半導体装置及びその製造方法
JP2750992B2 (ja) * 1992-08-12 1998-05-18 三菱電機株式会社 半導体装置およびその製造方法
JPH06132319A (ja) 1992-10-20 1994-05-13 Japan Energy Corp 半導体装置の製造方法
JP3107681B2 (ja) * 1993-06-29 2000-11-13 沖電気工業株式会社 リセス構造ｆｅｔのエッチング制御方法
JPH0878439A (ja) * 1994-09-05 1996-03-22 Mitsubishi Electric Corp 半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000277724A (ja) * 1999-03-26 2000-10-06 Nagoya Kogyo Univ 電界効果トランジスタとそれを備えた半導体装置及びその製造方法

Also Published As

Publication number Publication date
EP0867944A3 (en) 1999-08-04
US6908777B2 (en) 2005-06-21
US20010028070A1 (en) 2001-10-11
EP0867944A2 (en) 1998-09-30
KR100370987B1 (ko) 2003-07-16
US6265728B1 (en) 2001-07-24
US6504185B2 (en) 2003-01-07
KR19980080662A (ko) 1998-11-25
US20030075727A1 (en) 2003-04-24
JP4084436B2 (ja) 2008-04-30

Similar Documents

Publication Publication Date Title
JPH0284764A (ja) 半導体装置
JPH10270461A (ja) 化合物半導体装置及びその特性の制御方法
KR0163833B1 (ko) 반도체 장치의 제조방법
JP3441968B2 (ja) 電界効果トランジスタの製造方法
JP3858888B2 (ja) エッチング方法及び半導体装置の製造方法
JPS6338264A (ja) 電界効果トランジスタおよびその製造方法
JP3107681B2 (ja) リセス構造ｆｅｔのエッチング制御方法
JPH04343440A (ja) 半導体装置
JPH05291644A (ja) ＧａＡｓホール素子及びその製造方法
JPS58107677A (ja) 半導体装置
JP3064559B2 (ja) 高電子移動度トランジスタの製造方法
JPS6332273B2 (ja)
Ishii et al. A new approach to fabrication of GaAs JFETs
JPH10178023A (ja) 半導体装置およびその製造方法
JPS6216573A (ja) 半導体装置の製造方法
JPS59172776A (ja) 半導体装置の製造方法
JPS6143443A (ja) 半導体装置の製造方法
JPS61161770A (ja) 半導体装置の製造方法
JPH04296056A (ja) 電界効果トランジスタ
JPH05275618A (ja) 半導体集積回路
JPS63301568A (ja) 半導体集積回路装置及びその製造方法
JPH0439942A (ja) 半導体装置及びその製造方法
JPS63184368A (ja) 化合物半導体ｆｅｔの製造方法
JPH04359468A (ja) 化合物半導体装置及びその製造方法
JPS6077469A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040402

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041102

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041221

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050308

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050418

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20050606

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20050715

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20060923

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20060929

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20061013

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071218

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080215

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110222

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110222

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110222

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110222

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120222

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120222

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130222

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130222

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140222

Year of fee payment: 6

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term