JPS5845184B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS5845184B2 JPS5845184B2 JP1021478A JP1021478A JPS5845184B2 JP S5845184 B2 JPS5845184 B2 JP S5845184B2 JP 1021478 A JP1021478 A JP 1021478A JP 1021478 A JP1021478 A JP 1021478A JP S5845184 B2 JPS5845184 B2 JP S5845184B2
- Authority
- JP
- Japan
- Prior art keywords
- polycrystalline silicon
- silicon film
- pattern
- film
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Weting (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【発明の詳細な説明】
本発明は半導体装置の製造方法、特に多結晶シリコン膜
を配線層やゲート電極として用いる半導体集積回路の多
結晶シリコン膜パターンの形成方法に関するものである
。
を配線層やゲート電極として用いる半導体集積回路の多
結晶シリコン膜パターンの形成方法に関するものである
。
従来、この種の半導体集積回路、例えばシリコンゲ−１
対Ｏ８形集積回路において、多結晶シリコン膜のパター
ン形成は次の様にして行われていた。
対Ｏ８形集積回路において、多結晶シリコン膜のパター
ン形成は次の様にして行われていた。
第１図に示すシリコン基板１表面上のシリコン酸化膜２
の表面上に通常の方法で形成された多結晶シリコン膜３
をプラズマエツチング法でパターン形成する場合につい
て説明する。
の表面上に通常の方法で形成された多結晶シリコン膜３
をプラズマエツチング法でパターン形成する場合につい
て説明する。
まず、多結晶シリコン膜３の表面上に感光性樹脂膜４を
塗布し、この感光性樹脂膜４にホトマスクを用いて部分
的に露光した後現像し、感光性樹脂膜４のパターンを形
成する。
塗布し、この感光性樹脂膜４にホトマスクを用いて部分
的に露光した後現像し、感光性樹脂膜４のパターンを形
成する。
この状態を第２図に示す。次に、プラズマエツチング法
を用いて感光性樹脂膜４をマスクとして多結晶シリコン
膜３を選択的にエツチング除去し、この後感光性樹脂膜
４を剥離することによって第３図に示すように多結晶シ
リコン膜３のパターンが得られる。
を用いて感光性樹脂膜４をマスクとして多結晶シリコン
膜３を選択的にエツチング除去し、この後感光性樹脂膜
４を剥離することによって第３図に示すように多結晶シ
リコン膜３のパターンが得られる。
ところが、このようにして得られた多結晶シリコン膜３
のパターンは、第４図にその拡大図を示すようにパター
ンのエツジ部３ａが非常に鋭くなっており、このために
この多結晶シリコン膜３のパターン上に形成されるアル
ミニューム配線層が断線し易くなる。
のパターンは、第４図にその拡大図を示すようにパター
ンのエツジ部３ａが非常に鋭くなっており、このために
この多結晶シリコン膜３のパターン上に形成されるアル
ミニューム配線層が断線し易くなる。
すなわち、第５図に示すように、集積回路においては多
結晶シリコン膜３のパターン上にシリコン酸化膜５を介
してアルミニューム配線層６が横切るように形成される
場合が多く、多結晶シリコン膜３のパターンのエツジｍ
３ ａ カ鋭角になっていると、アルミニューム配線
層６がその段差部分で断線し易くなるという欠点を有し
ている。
結晶シリコン膜３のパターン上にシリコン酸化膜５を介
してアルミニューム配線層６が横切るように形成される
場合が多く、多結晶シリコン膜３のパターンのエツジｍ
３ ａ カ鋭角になっていると、アルミニューム配線
層６がその段差部分で断線し易くなるという欠点を有し
ている。
従って、本発明の目的は半導体装置、特に多結晶シリコ
ン膜を配線層やゲート電極として用いる半導体集積回路
において、この多結晶シリコン膜のエツジ部をなだらか
な傾斜としてその部分を横切るアルミニューム配線層の
断線を少くする半導体装置の製造方法を提供することに
ある。
ン膜を配線層やゲート電極として用いる半導体集積回路
において、この多結晶シリコン膜のエツジ部をなだらか
な傾斜としてその部分を横切るアルミニューム配線層の
断線を少くする半導体装置の製造方法を提供することに
ある。
このような目的を達成するために本発明による半導体装
置の製造方法は、多結晶シリコン膜の熱酸化速度がこの
多結晶シリコン膜中に含まれる不純物濃度に強く依存す
ることを利用し、形成する多結晶シリコン膜の表面付近
程不純物濃度を高く、深さ方向に従って不純物濃度を低
くシ、この多結晶シリコン膜を部分的にエツチング除去
して多結晶シリコン膜のパターンを形成した後、この多
結晶シリコン膜パターンを熱酸化し、この結果多結晶シ
リコン膜のパターン表面に形成された熱酸化膜をエツチ
ング除去して多結晶シリコン膜のパターンのエツジ部が
なだらかな傾斜を有するようにしたものである。
置の製造方法は、多結晶シリコン膜の熱酸化速度がこの
多結晶シリコン膜中に含まれる不純物濃度に強く依存す
ることを利用し、形成する多結晶シリコン膜の表面付近
程不純物濃度を高く、深さ方向に従って不純物濃度を低
くシ、この多結晶シリコン膜を部分的にエツチング除去
して多結晶シリコン膜のパターンを形成した後、この多
結晶シリコン膜パターンを熱酸化し、この結果多結晶シ
リコン膜のパターン表面に形成された熱酸化膜をエツチ
ング除去して多結晶シリコン膜のパターンのエツジ部が
なだらかな傾斜を有するようにしたものである。
以下、本発明を図面を用いて詳細に説明する。
第６図は、多結晶シリコン膜を７５０℃、ウェット酸素
雰囲気中で７００分間熱酸化した時の多結晶シリコン膜
中に含まれる不純物であるリン濃度（１０−３ｃｒｒＬ
当り）と熱酸化膜の厚さくμｍ）の関係を示すグラフで
ある。
雰囲気中で７００分間熱酸化した時の多結晶シリコン膜
中に含まれる不純物であるリン濃度（１０−３ｃｒｒＬ
当り）と熱酸化膜の厚さくμｍ）の関係を示すグラフで
ある。
同図によれば、例えばリン濃度が１×１０２０／ｃｔｒ
ｌ−３の場合には熱酸化膜厚は約２８００λ、Ｉ Ｘ
１０”’ ７ｃｍ−３の場合には約２．５倍の６２００
人である。
ｌ−３の場合には熱酸化膜厚は約２８００λ、Ｉ Ｘ
１０”’ ７ｃｍ−３の場合には約２．５倍の６２００
人である。
従って、このことを利用し、シリコン酸化膜中のリン濃
度を例えば第７図のグラフに示すように、表面からの深
さ方向に沿って低くし、この多結晶シリコン膜を部分的
にエツチング除去して多結晶シリコン膜のパターンを形
成した後、この多結晶シリコン膜パターンを適当な条件
のもとで熱酸化すれば、表面付近はど熱酸化膜が厚くな
る。
度を例えば第７図のグラフに示すように、表面からの深
さ方向に沿って低くし、この多結晶シリコン膜を部分的
にエツチング除去して多結晶シリコン膜のパターンを形
成した後、この多結晶シリコン膜パターンを適当な条件
のもとで熱酸化すれば、表面付近はど熱酸化膜が厚くな
る。
このことを第８図に示し、１は熱酸化工程によって形成
された熱酸化膜である。
された熱酸化膜である。
したがって、この多結晶シリコン膜３のパターン表面に
形成された熱酸化膜７をエツチング除去することによっ
て多結晶シリコン膜３のパターンのエツジ部３ａは第９
図にその拡大図を示すようになだらかな傾斜を有するよ
うになる。
形成された熱酸化膜７をエツチング除去することによっ
て多結晶シリコン膜３のパターンのエツジ部３ａは第９
図にその拡大図を示すようになだらかな傾斜を有するよ
うになる。
このため、この多結晶シリコン膜３のパターン上に第５
図に示したのと同様に酸化膜５を介してアルミニューム
配線層６が交叉してもアルミニューム配線層６の断線事
故は発生しなくなる。
図に示したのと同様に酸化膜５を介してアルミニューム
配線層６が交叉してもアルミニューム配線層６の断線事
故は発生しなくなる。
以上説明したように本発明によれば、多結晶シリコン膜
のパターンのエツジ部がなだらかな傾斜を有するように
なるため、この多結晶シリコン膜のパターン上に形成さ
れるアルミニューム配線層の断線事故を防１ｔ７−する
ことができ、この結果半導体集積回路の信頼性を一層向
上させることができるなど極めて優れた効果を有する。
のパターンのエツジ部がなだらかな傾斜を有するように
なるため、この多結晶シリコン膜のパターン上に形成さ
れるアルミニューム配線層の断線事故を防１ｔ７−する
ことができ、この結果半導体集積回路の信頼性を一層向
上させることができるなど極めて優れた効果を有する。
第１図〜第５図は従来の多結晶シリコン膜パターンの形
成方法を説明するための断面図、第６図は多結晶シリコ
ン膜の酸化速度の不純物濃度依存性を示すグラフ、第７
図は本発明におけるパターン形成に必要な多結晶シリコ
ン膜中に含まれる不純物濃度分布の一例を示すグラフ、
第８図、第９図は本発明によって得られる多結晶シリコ
ン膜のパターンとその拡大図を示す断面図である。 １・・・・・・シリコン基板、２，５・・・・・・シリ
コン酸化膜、３・・・・・・多結晶シリコン膜、４・・
・・・・感光性樹脂膜、６・・・・・・アルミニューム
配線層、７・・・・・・熱酸化膜。
成方法を説明するための断面図、第６図は多結晶シリコ
ン膜の酸化速度の不純物濃度依存性を示すグラフ、第７
図は本発明におけるパターン形成に必要な多結晶シリコ
ン膜中に含まれる不純物濃度分布の一例を示すグラフ、
第８図、第９図は本発明によって得られる多結晶シリコ
ン膜のパターンとその拡大図を示す断面図である。 １・・・・・・シリコン基板、２，５・・・・・・シリ
コン酸化膜、３・・・・・・多結晶シリコン膜、４・・
・・・・感光性樹脂膜、６・・・・・・アルミニューム
配線層、７・・・・・・熱酸化膜。
Claims (1)
- １ 半導体基板−Ｌに絶縁膜を形成する工程と、前記半
導体基板または絶縁膜上に表面付近はど高い不純物濃度
分布をもつ多結晶シリコン膜を形成する工程と、前記多
結晶シリコン膜を部分的にエツチング除去して多結晶シ
リコン膜のパターンを形成する工程と、前記多結晶シリ
コン膜のパターンを熱酸化して表面に不純物濃度分布に
沿った厚さの熱酸化膜を形成する工程と、前記熱酸化膜
をエツチング除去して前記多結晶シリコン膜パターンの
エツジ部になだらかな傾斜を形成する工程とを含む半導
体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1021478A JPS5845184B2 (ja) | 1978-01-31 | 1978-01-31 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1021478A JPS5845184B2 (ja) | 1978-01-31 | 1978-01-31 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS54102986A JPS54102986A (en) | 1979-08-13 |
| JPS5845184B2 true JPS5845184B2 (ja) | 1983-10-07 |
Family
ID=11744008
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1021478A Expired JPS5845184B2 (ja) | 1978-01-31 | 1978-01-31 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5845184B2 (ja) |
-
1978
- 1978-01-31 JP JP1021478A patent/JPS5845184B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS54102986A (en) | 1979-08-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4040891A (en) | Etching process utilizing the same positive photoresist layer for two etching steps | |
| US4030952A (en) | Method of MOS circuit fabrication | |
| US4775644A (en) | Zero bird-beak oxide isolation scheme for integrated circuits | |
| JPS5845184B2 (ja) | 半導体装置の製造方法 | |
| JPS58168264A (ja) | 半導体装置の製造方法 | |
| JPH0511668B2 (ja) | ||
| JP2900729B2 (ja) | 半導体装置の製造方法 | |
| JPS59150421A (ja) | 半導体装置の製造方法 | |
| JPS6262464B2 (ja) | ||
| JPS59161834A (ja) | 半導体装置の製造方法 | |
| JPS62128150A (ja) | 半導体装置の製造方法 | |
| JP2669160B2 (ja) | 半導体装置の製造方法 | |
| JPH011233A (ja) | 半導体デバイスの製造方法およびその方法に用いるマスク | |
| JPH0210729A (ja) | フィールド絶縁膜の形成方法 | |
| JPS6042821A (ja) | 半導体装置の製造方法 | |
| JPS60785B2 (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPS628941B2 (ja) | ||
| JPS5898947A (ja) | 半導体装置の製造方法 | |
| JPS62281328A (ja) | 半導体装置の製造方法 | |
| JPS6165447A (ja) | 半導体装置の製造方法 | |
| JPS61210661A (ja) | 半導体装置の製造方法 | |
| JPH0442558A (ja) | 半導体装置 | |
| JPH06204217A (ja) | 半導体装置の製造方法 | |
| JPS60227440A (ja) | 半導体装置の製造方法 | |
| JPS6194327A (ja) | 半導体素子の製造方法 |