JPS5965480A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS5965480A JPS5965480A JP57175953A JP17595382A JPS5965480A JP S5965480 A JPS5965480 A JP S5965480A JP 57175953 A JP57175953 A JP 57175953A JP 17595382 A JP17595382 A JP 17595382A JP S5965480 A JPS5965480 A JP S5965480A
- Authority
- JP
- Japan
- Prior art keywords
- polycrystalline silicon
- diffusion layer
- layer
- substrate
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はシリコンゲート構造のＭＯ８集積回路、特に配
線導体であるアルミニウムがシリコン拡散層に１アルミ
スパイク１を生じない構造を有する集積回路に関する。
線導体であるアルミニウムがシリコン拡散層に１アルミ
スパイク１を生じない構造を有する集積回路に関する。
ＭＯ８集積回路ではアルミニウム（Ａ／）配線層をシリ
コン（Ｓｉ）基板内拡散層に接続する工程が必ず含まれ
る。ＡＩの融点以下で熱処理を行なうが、ＳｉがＡＩに
備かにとけこみ５ｉ−Ａ１合金が形成されコンタクトが
完成する。しかし場合によっては局部的に合金がすすみ
、拡散層をその合金がとおシぬけるいわゆるゝアロイス
パイク１が生する。第１図がこの典型的な例を示したも
のである。基板１内に設けられた拡散層領域２にＡ１層
６の配線を接続した場合、拡散層の８ｉとＡｌとが局部
的加熱などの原因から細長いスパイクを生じている６拡
散層領域２をとおシ基板１に到達した場合にはコンタク
ト特性は失なわれる。そ仁までにいたらない場合でも電
流の集中−加熱によシ特性が劣化する。
コン（Ｓｉ）基板内拡散層に接続する工程が必ず含まれ
る。ＡＩの融点以下で熱処理を行なうが、ＳｉがＡＩに
備かにとけこみ５ｉ−Ａ１合金が形成されコンタクトが
完成する。しかし場合によっては局部的に合金がすすみ
、拡散層をその合金がとおシぬけるいわゆるゝアロイス
パイク１が生する。第１図がこの典型的な例を示したも
のである。基板１内に設けられた拡散層領域２にＡ１層
６の配線を接続した場合、拡散層の８ｉとＡｌとが局部
的加熱などの原因から細長いスパイクを生じている６拡
散層領域２をとおシ基板１に到達した場合にはコンタク
ト特性は失なわれる。そ仁までにいたらない場合でも電
流の集中−加熱によシ特性が劣化する。
このよう去アロイスパイクを防止する手段としては
＋１）Ａｌにあらかじめ若干のＳｉを添加しておき一定
以上のＳｉのとけこみを防止する方法、（２１Ａ１層の
下に前もって多結晶Ｓｉ層をおいておく方法、または（
３）基板との接触には多結晶シリコンの配線層として用
い、アルミ配線はこの多結晶シリコン配線層と外部との
接続のみに用いる方法が考えられている。
以上のＳｉのとけこみを防止する方法、（２１Ａ１層の
下に前もって多結晶Ｓｉ層をおいておく方法、または（
３）基板との接触には多結晶シリコンの配線層として用
い、アルミ配線はこの多結晶シリコン配線層と外部との
接続のみに用いる方法が考えられている。
第２図は前記（３）の方法によるもので、コンタクト領
域としては直接コンタクト領域８と間接コンタクト領域
８′とに分かれ、直接コンタクト領域８では多結晶Ｓｉ
層４と基板の拡散層２とが接続され間接コンタクト領域
８′ではアルミ配線層６と多結晶Ｓｉ層４とを接続する
（２）の方法がとられているからＡ／層６からアロイス
パイクが生じない。
域としては直接コンタクト領域８と間接コンタクト領域
８′とに分かれ、直接コンタクト領域８では多結晶Ｓｉ
層４と基板の拡散層２とが接続され間接コンタクト領域
８′ではアルミ配線層６と多結晶Ｓｉ層４とを接続する
（２）の方法がとられているからＡ／層６からアロイス
パイクが生じない。
上記の方法は（１）では特殊なＳｉ人１）Ａｌｌの使用
、（２） 、 （３）では特殊の製造工程を附加させる
ので好ましくない。また第２図の（３）の例では多結晶
層４の電導率が低いから接触抵抗が大きくなる。
、（２） 、 （３）では特殊の製造工程を附加させる
ので好ましくない。また第２図の（３）の例では多結晶
層４の電導率が低いから接触抵抗が大きくなる。
本発明の目的は上記の欠点を除去しシリコンゲートＭＯ
８集積回路において最も通常に行なわれる製造工程に何
らの変更をも加えず、単に拡散用マスクの修正により基
板拡散層のコンタクト領域の形状に新しい考案をほどこ
すことにより極めて容易にアロイスパイクが生じないよ
うな構造の装置を提供することにある。
８集積回路において最も通常に行なわれる製造工程に何
らの変更をも加えず、単に拡散用マスクの修正により基
板拡散層のコンタクト領域の形状に新しい考案をほどこ
すことにより極めて容易にアロイスパイクが生じないよ
うな構造の装置を提供することにある。
本発明によるシリコンゲー）ＭＯ８集積回路は基板の拡
散層において、Ａｌ配線と電気的接続とを形成するコン
タクト領域内に、一つまたは複数個の多結晶シリコン部
分をＭＯ８集積回路のゲート電極部形成工程と同一工程
内で設けたことを特徴とする。
散層において、Ａｌ配線と電気的接続とを形成するコン
タクト領域内に、一つまたは複数個の多結晶シリコン部
分をＭＯ８集積回路のゲート電極部形成工程と同一工程
内で設けたことを特徴とする。
以下本発明による実施例を図面を参照して詳細に説明す
る。第３図が本発明の一実施例の平面図である。第３図
中Ａ−Ａ’線における断面図を第４図に示す。第３図、
第４図に示すようにＭＯ８集積回路のゲート生成工程と
同じ工程内において、複数個の島状多結晶シリコン９、
およびその周辺に基板内拡散領域２ａが分離して生ぜし
める。なお直接コンタクト領域８はおのおの島状多結晶
シリコン９の直下の部分では分離されているが、それ以
外の部分は隣接し一体となっている。この島状多結晶シ
リコン９はゲート酸化膜１０．多結晶シリコン１１の二
層になっているが、通常のセルフアライメント技術によ
る多結晶シリコンゲートの構造である。このような構造
であるからＡ７の融点以下で熱処理を行えば多結晶シリ
コ、ン１１からのＳｉがＡ４に溶解し飽和状態になれば
それ以上５ｉ−Ａ１合金は生成されず、拡散層２ａと直
夛接触するＡ ｌ＋＋ｕとの間の垂直に向うアロイ、ス
パイクは進行しない。
る。第３図が本発明の一実施例の平面図である。第３図
中Ａ−Ａ’線における断面図を第４図に示す。第３図、
第４図に示すようにＭＯ８集積回路のゲート生成工程と
同じ工程内において、複数個の島状多結晶シリコン９、
およびその周辺に基板内拡散領域２ａが分離して生ぜし
める。なお直接コンタクト領域８はおのおの島状多結晶
シリコン９の直下の部分では分離されているが、それ以
外の部分は隣接し一体となっている。この島状多結晶シ
リコン９はゲート酸化膜１０．多結晶シリコン１１の二
層になっているが、通常のセルフアライメント技術によ
る多結晶シリコンゲートの構造である。このような構造
であるからＡ７の融点以下で熱処理を行えば多結晶シリ
コ、ン１１からのＳｉがＡ４に溶解し飽和状態になれば
それ以上５ｉ−Ａ１合金は生成されず、拡散層２ａと直
夛接触するＡ ｌ＋＋ｕとの間の垂直に向うアロイ、ス
パイクは進行しない。
上記に詳述したように、本発明はＡ［Ｋｍ解する８ｉが
飽オロに達し、Ａｌ−８ｉ合金の成長はとまり、基板の
拡散層に対しアロイスバイフケ全く生せしめない。しか
もこのような効果ｔもたせるコンタクト領域内の多結晶
シリコン部分９はＭＯ８集槓回路の製作上特別に別のプ
ロセスを加える必髪がないという効果を生ずる。
飽オロに達し、Ａｌ−８ｉ合金の成長はとまり、基板の
拡散層に対しアロイスバイフケ全く生せしめない。しか
もこのような効果ｔもたせるコンタクト領域内の多結晶
シリコン部分９はＭＯ８集槓回路の製作上特別に別のプ
ロセスを加える必髪がないという効果を生ずる。
なお第４図では拡散層２ａは６島ごとに分離しているよ
うにえかいたが、第５図のように拡散の横方向にひろが
る性質を利用して各高直下の部分も一体の拡散領域にな
しうろことはいうまでもない０
うにえかいたが、第５図のように拡散の横方向にひろが
る性質を利用して各高直下の部分も一体の拡散領域にな
しうろことはいうまでもない０
第１図、第２図は従来の方法によるＭＯ８集積回路の基
板拡散領域とアルミニウム配線との接続部分を示す断面
図、第３図は本発明の一実施例を示すコンタクト領域の
平面図、第４図は第３図のＡ−Ａ’線に沿う断面図、第
５図は本発明の別の一実施例を示す図である。 １・・・・・・基板、２，２ａ・・・・・・拡散層、３
・・・・・・フィールド酸化膜、５・・・・・・層間絶
縁物、６・・・・・・Ａ１層、７・・・・・・表面保護
膜、８・・・・・・コンタクト領域、９・・・・・・島
状多結晶シリコン、１０・・・・・・ゲート酸化膜、１
１・・・・・・多結晶シリコン。
板拡散領域とアルミニウム配線との接続部分を示す断面
図、第３図は本発明の一実施例を示すコンタクト領域の
平面図、第４図は第３図のＡ−Ａ’線に沿う断面図、第
５図は本発明の別の一実施例を示す図である。 １・・・・・・基板、２，２ａ・・・・・・拡散層、３
・・・・・・フィールド酸化膜、５・・・・・・層間絶
縁物、６・・・・・・Ａ１層、７・・・・・・表面保護
膜、８・・・・・・コンタクト領域、９・・・・・・島
状多結晶シリコン、１０・・・・・・ゲート酸化膜、１
１・・・・・・多結晶シリコン。
Claims (1)
- シリコンゲート形ＭＯ８集積回路において、アルミニウ
ム配線と電気的接続を形成する基板拡散領域の所定の位
随に、ＭＯ８集積回路のゲート電極部形成工程と同一工
程内において１個または複数個の多結晶シリコン部分を
設けたこと全特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57175953A JPS5965480A (ja) | 1982-10-06 | 1982-10-06 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57175953A JPS5965480A (ja) | 1982-10-06 | 1982-10-06 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5965480A true JPS5965480A (ja) | 1984-04-13 |
Family
ID=16005134
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57175953A Pending JPS5965480A (ja) | 1982-10-06 | 1982-10-06 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5965480A (ja) |
-
1982
- 1982-10-06 JP JP57175953A patent/JPS5965480A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07183302A (ja) | 金属層の形成及びボンディング方法 | |
| JPS58153297A (ja) | メモリ用ｉｃのヒユ−ズ | |
| JPS5965480A (ja) | 半導体装置 | |
| JPS5950104B2 (ja) | ハンドウタイソウチ | |
| JP2504498B2 (ja) | 半導体装置 | |
| JPH01262654A (ja) | 半導体装置 | |
| JPH0587144B2 (ja) | ||
| JPS60225467A (ja) | 縦型ｍｏｓゲ−ト入力半導体装置 | |
| JPS6160580B2 (ja) | ||
| JPS59229866A (ja) | 半導体装置 | |
| JPH02114657A (ja) | 半導体装置の多層配線構造 | |
| JPS58199533A (ja) | 半導体装置 | |
| JPS6228581B2 (ja) | ||
| JPH0680733B2 (ja) | 半導体装置の配線接続部 | |
| JPS58164241A (ja) | 半導体装置の製造方法 | |
| JPH01204473A (ja) | 薄膜トランジスタ | |
| JPH03116852A (ja) | 半導体装置 | |
| JPS5951130B2 (ja) | 漏洩電流の少ない半導体装置の製造方法 | |
| JPS5927570A (ja) | 半導体装置 | |
| JPS6054789B2 (ja) | 半導体装置 | |
| JPS5914650A (ja) | 半導体集積回路装置 | |
| JPS6329953A (ja) | 半導体装置 | |
| JPS61176135A (ja) | 半導体装置 | |
| JPS6024039A (ja) | 半導体装置 | |
| JPH0269959A (ja) | 半導体装置 |