JPS5998559A - 電界効果トランジスタ - Google Patents
電界効果トランジスタInfo
- Publication number
- JPS5998559A JPS5998559A JP57207918A JP20791882A JPS5998559A JP S5998559 A JPS5998559 A JP S5998559A JP 57207918 A JP57207918 A JP 57207918A JP 20791882 A JP20791882 A JP 20791882A JP S5998559 A JPS5998559 A JP S5998559A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- effect transistor
- field effect
- gaas
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/80—FETs having rectifying junction gate electrodes
- H10D30/87—FETs having Schottky gate electrodes, e.g. metal-semiconductor FETs [MESFET]
Landscapes
- Junction Field-Effect Transistors (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は電界効果トランジスタに関するものであり、特
に相互コンダクタンス？ｍが高く、高速動作が可能なガ
リウムヒ素からなるショットキバリアゲート型電界効果
トランジスタに関する。
に相互コンダクタンス？ｍが高く、高速動作が可能なガ
リウムヒ素からなるショットキバリアゲート型電界効果
トランジスタに関する。
従来例の構成とその問題点
ガリウムヒ素からなる電界効果トランジスタ（以下Ｇａ
Ａｓ Ｆ ＩＣＴと記す）は、従来のシリコンを素材と
するＦＥＴに比べ、優れた高周波特性を有するＦＥＴと
して注目されている。中でもＧａＡｓノ２・、−〕゛ −マリオフ型ショットキバリアゲート型ＦＥＴ（以下ノ
ーマリオフ型ＧａＡｓ Ｍ ＩＣＳ Ｆ Ｅ Ｔと記す
）は高速性と低消費電力性の両者に優れており、ロジッ
クＩＣ，メモリなど種々の応用分野で研究が進められて
いる。
Ａｓ Ｆ ＩＣＴと記す）は、従来のシリコンを素材と
するＦＥＴに比べ、優れた高周波特性を有するＦＥＴと
して注目されている。中でもＧａＡｓノ２・、−〕゛ −マリオフ型ショットキバリアゲート型ＦＥＴ（以下ノ
ーマリオフ型ＧａＡｓ Ｍ ＩＣＳ Ｆ Ｅ Ｔと記す
）は高速性と低消費電力性の両者に優れており、ロジッ
クＩＣ，メモリなど種々の応用分野で研究が進められて
いる。
従来のＧａｐｓ ＭＥＳＦＩＣＴの構造を第１図に示
す。同図において１は半絶縁性ＧａＡｓ基板、２はバッ
ファ層、３は能動層、４はドレイン電極、６はゲート電
極、６は５１０２アイソレ一シヨン層、７はソース電極
である。ゲート５とソース７間のシリーズ抵抗Ｒｓの存
在はＦＩＴのチャネルコンダクタンスｈ” ＋＋Ｒｓ、
、ｍ ）ノｍ と低下さ也またゲート容量Ｃ６８と共
に積分回路を構成し伝達速度も低下させる。
す。同図において１は半絶縁性ＧａＡｓ基板、２はバッ
ファ層、３は能動層、４はドレイン電極、６はゲート電
極、６は５１０２アイソレ一シヨン層、７はソース電極
である。ゲート５とソース７間のシリーズ抵抗Ｒｓの存
在はＦＩＴのチャネルコンダクタンスｈ” ＋＋Ｒｓ、
、ｍ ）ノｍ と低下さ也またゲート容量Ｃ６８と共
に積分回路を構成し伝達速度も低下させる。
従来のＧａＡｓ ＭＫＳＦＫＴでは第１図に示すように
ゲートの直下だけＧａＡｓ層をうすくしたリセス構造で
シリーズ抵抗Ｒｓの低減を試みているが、この構成では
能動層のＧａＡｓｆエツチングせねばならず、チャネル
厚さｔＧの制御が難しい。このチャネル厚さｔＧの膜厚
でノーマリオン、ノーマリ３７、ジ オフの特性が分かれ、例えば能動層のｎ型ＧａＡｓの不
純物濃度が１×１０１７ｃＩＩＬ−３であったとすると
チャネル厚さｔＧが８ｏＯ人ではノーマリオフ、９００
にではノーマリオンになり、このリセス構造ではプロセ
ス上再現性よくノーマリオフ特性を得ることはできなか
った０ 発明の目的 本発明は再現性よくノーマリオフ特性を実現しゲート・
ソース間シリーズ抵抗Ｒｓがほとんど零となり、したが
って相互コンダクタンスｈが高く、高速動作の可能なＧ
ａＡｓ ＭＥＳＦＥＴ ｆ提供すること全目的とするも
のである。
ゲートの直下だけＧａＡｓ層をうすくしたリセス構造で
シリーズ抵抗Ｒｓの低減を試みているが、この構成では
能動層のＧａＡｓｆエツチングせねばならず、チャネル
厚さｔＧの制御が難しい。このチャネル厚さｔＧの膜厚
でノーマリオン、ノーマリ３７、ジ オフの特性が分かれ、例えば能動層のｎ型ＧａＡｓの不
純物濃度が１×１０１７ｃＩＩＬ−３であったとすると
チャネル厚さｔＧが８ｏＯ人ではノーマリオフ、９００
にではノーマリオンになり、このリセス構造ではプロセ
ス上再現性よくノーマリオフ特性を得ることはできなか
った０ 発明の目的 本発明は再現性よくノーマリオフ特性を実現しゲート・
ソース間シリーズ抵抗Ｒｓがほとんど零となり、したが
って相互コンダクタンスｈが高く、高速動作の可能なＧ
ａＡｓ ＭＥＳＦＥＴ ｆ提供すること全目的とするも
のである。
発明の構成
本発明の電界効果トランジスタは、能動層がガリウムヒ
素からなるショットキパリアゲート型の電界効果トラン
ジスタであって、ソース電極およびドレイン電極がガリ
ウムアルミニウムヒ素（Ｇａ、、 ｋｌｘＡｓ ； Ｏ
＜χ≦１）からなることを特徴゛とするものである。
素からなるショットキパリアゲート型の電界効果トラン
ジスタであって、ソース電極およびドレイン電極がガリ
ウムアルミニウムヒ素（Ｇａ、、 ｋｌｘＡｓ ； Ｏ
＜χ≦１）からなることを特徴゛とするものである。
実施例の説明
以下本発明の電界効果トランジスタを実施例に基すいて
説明する。
説明する。
本実施例のＧａＡｓ ＭＥＳ ＦＥＴの断面図を第２図
に、そのパターンの平面図を第３図に示す。
に、そのパターンの平面図を第３図に示す。
半絶縁性ＧａＡｓ基板１ｏ上にバッフ１層として１−Ｇ
ａＡｓ層１１を１゜０μｍの厚さに設けその上に能動層
ｎ−ＧａＡｓ １２’ｚ８００人、電極層ｎ＋−４ａｏ
、、Ａ、ｄｏ、３Ａｓ １３，１８ｉ２００ＯＡコンタ
クト層ｒｉ＋−ＧａＡｓ層１４を２００＾それぞれ成長
する。成長は膜厚制御の容易なＭＢＥ法、ｕｏｃｖｎ法
などを用いるが本実施例ではＭＢＥ法により成長を行っ
た。基板温度は７ｏ○℃、Ｇａセル温度１１００℃、ム
ｌセｆｉｖ温度１１５０℃、Ａｓセル温度は２５０℃と
し、ｎ型不純物としてはＳｎを使いセル温度は７８０℃
とした。１−ＧａＡｓ層１１、ｎ−ＧａＡｓ層１２、ｎ
−Ｇａｏ、ｙ Ａｌｏ、３ＡＳ層１３゜１８、ｎ＋Ｇ
ａＡｓ層１４の各層の成長時間はそれぞれ３５分、２分
５０秒、５分３０秒、７分１０秒であった。
ａＡｓ層１１を１゜０μｍの厚さに設けその上に能動層
ｎ−ＧａＡｓ １２’ｚ８００人、電極層ｎ＋−４ａｏ
、、Ａ、ｄｏ、３Ａｓ １３，１８ｉ２００ＯＡコンタ
クト層ｒｉ＋−ＧａＡｓ層１４を２００＾それぞれ成長
する。成長は膜厚制御の容易なＭＢＥ法、ｕｏｃｖｎ法
などを用いるが本実施例ではＭＢＥ法により成長を行っ
た。基板温度は７ｏ○℃、Ｇａセル温度１１００℃、ム
ｌセｆｉｖ温度１１５０℃、Ａｓセル温度は２５０℃と
し、ｎ型不純物としてはＳｎを使いセル温度は７８０℃
とした。１−ＧａＡｓ層１１、ｎ−ＧａＡｓ層１２、ｎ
−Ｇａｏ、ｙ Ａｌｏ、３ＡＳ層１３゜１８、ｎ＋Ｇ
ａＡｓ層１４の各層の成長時間はそれぞれ３５分、２分
５０秒、５分３０秒、７分１０秒であった。
得られたウニ・・−にドレイン、ソースへの電流６１・
−ジ 注入用コンタクトとしてムｕＧｅ／ムＵ膜１５を蒸着し
、コンタクト層ｎ＋−ＧａＳＳ層１４とオーミック接触
をとるため合金化熱処理を行なう。ゲート部分はＳｉＯ
□膜１６膜形６した開孔部を通して電極ｍＧａ、、ム８
１３，１８のエツチングを行なう。
−ジ 注入用コンタクトとしてムｕＧｅ／ムＵ膜１５を蒸着し
、コンタクト層ｎ＋−ＧａＳＳ層１４とオーミック接触
をとるため合金化熱処理を行なう。ゲート部分はＳｉＯ
□膜１６膜形６した開孔部を通して電極ｍＧａ、、ム８
１３，１８のエツチングを行なう。
エツチング液としてはＩ２／ＫＩ水溶液を用いた。
このエツチング液によりＧａＡＳとＧａｏ、５ムｌ Ｏ
０７ムＳとの選択エツチングが可能であるのでエツチン
グは能動層ＧａＡｓ１２と電極層Ｇ ａ ｏ７ム１０．
３ムＳ１３゜１８の界面で停止する。したがってゲート
電極１７の直下のチャネル厚さｔＧ′はちょうどｎ−Ｇ
ａＡｓ１２の膜厚に等しい。結晶成長は膜厚の面内均一
性および制御性に優れているＭＢＫ成長でなされている
ため、ｔＧ′＝８００Ｘが常にウエノ１−のどの場所に
でも成りたち、そのため、非常に再現性よくノーマリオ
フ特性が得られる。ショットキーゲート電極１７はムｌ
蒸着およびリフトオフ技術によって形成する。
０７ムＳとの選択エツチングが可能であるのでエツチン
グは能動層ＧａＡｓ１２と電極層Ｇ ａ ｏ７ム１０．
３ムＳ１３゜１８の界面で停止する。したがってゲート
電極１７の直下のチャネル厚さｔＧ′はちょうどｎ−Ｇ
ａＡｓ１２の膜厚に等しい。結晶成長は膜厚の面内均一
性および制御性に優れているＭＢＫ成長でなされている
ため、ｔＧ′＝８００Ｘが常にウエノ１−のどの場所に
でも成りたち、そのため、非常に再現性よくノーマリオ
フ特性が得られる。ショットキーゲート電極１７はムｌ
蒸着およびリフトオフ技術によって形成する。
以上のようにして第２図のＭＫＳＦＥＴ が得られる。
本実施例での各層の不純物濃Ｖはノ（ラフ１６、、−ジ
１×１０ 備 コンタクト層１４が１×１０はである。
Ｇ ａ ｏ、ｙ人ｌ、３Ａｓ電極層１３は１Ｘ １Ｑ”
ａ−’の高濃度であり、比抵抗は３ ｘ １０−４Ωは
と低く、したがって、ゲート・ソース間の抵抗はＧａｏ
、、ムｌｏ、５Ａｓ層１３．１８のサイドエツチングに
よって生じたｌなる距離の能動層ｎ−ＧａＡｓ層１２の
抵抗分だけとなり、数Ωの低抵抗で従来の第１図に示さ
れる構造の電界効果トランジスタの２０００に比べると
２桁の改善がなされた。
ａ−’の高濃度であり、比抵抗は３ ｘ １０−４Ωは
と低く、したがって、ゲート・ソース間の抵抗はＧａｏ
、、ムｌｏ、５Ａｓ層１３．１８のサイドエツチングに
よって生じたｌなる距離の能動層ｎ−ＧａＡｓ層１２の
抵抗分だけとなり、数Ωの低抵抗で従来の第１図に示さ
れる構造の電界効果トランジスタの２０００に比べると
２桁の改善がなされた。
このＭＥＳＦＥＴの静特性としてしきい電圧ｖＴｏ、１
Ｖ、（ドレイン電流２０μ人）で、コンダクタンスｈが
１５０ｍ５／鵡、オン抵抗が１５００また伝搬遅延時間
は２０ｐＳと従来より１０倍高速な素子が得られた。
Ｖ、（ドレイン電流２０μ人）で、コンダクタンスｈが
１５０ｍ５／鵡、オン抵抗が１５００また伝搬遅延時間
は２０ｐＳと従来より１０倍高速な素子が得られた。
ｖＬ
なお以上の脱明で述べたソース電極およびドレイン電極
としてのＧ ａ、、ム４ムＳ層はム１組成比ｉ ０．３
と限定するものではなく、０〈χ≦１のすべての範囲の
適用が可能である。またＦＩＴのチャンネル型もｎチャ
ネルに限定されるものではない。
としてのＧ ａ、、ム４ムＳ層はム１組成比ｉ ０．３
と限定するものではなく、０〈χ≦１のすべての範囲の
適用が可能である。またＦＩＴのチャンネル型もｎチャ
ネルに限定されるものではない。
７・、ジ
ゲート電極もムｌに限らず０ｒ−Ｐｔ、Ｗ−シリサイド
など、どのようなものでも可能である。
など、どのようなものでも可能である。
発明の効果
以上述べたように、本発明のように” ＋ −ｘＡｌｘ
人Ｓｋソース、ドレイン電極とすることにより高い相互
コンダクタンスｙｍ’に有し高速動作のノーマリオフ型
電界効果トランジスタを再現性よく得ることが可能とな
った。
人Ｓｋソース、ドレイン電極とすることにより高い相互
コンダクタンスｙｍ’に有し高速動作のノーマリオフ型
電界効果トランジスタを再現性よく得ることが可能とな
った。
第１図は従来の電界効果トランジスタの断面図、第２図
は本発明の一実施例の電界効果トランジスタの断面図、
第３図はそのパターン図である０１０・・・・・・半絶
縁性ＧａＡｓ基板、１１・・・・・・バッファ層１−Ｇ
ａＡｓ、１２−−＝能動層ｎ−ＧａムＳ、１３・・・・
・・ドレイン電極層”−ＧａＯ，７Ａ＆、３人Ｓ１１４
・・・・・・コンタクト層ｎ＋−ＧａＡｓ、１５・・・
・・・ムｕ（Ｂｅ／Ａｕメタル、１６・・・・・・５ｉ
０２．１７・・・・・・ゲート電極、１８・・・・・・
ソース電極層ｎ”Ｇａ、、ｋｌｏ、、Ａｓ。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図
は本発明の一実施例の電界効果トランジスタの断面図、
第３図はそのパターン図である０１０・・・・・・半絶
縁性ＧａＡｓ基板、１１・・・・・・バッファ層１−Ｇ
ａＡｓ、１２−−＝能動層ｎ−ＧａムＳ、１３・・・・
・・ドレイン電極層”−ＧａＯ，７Ａ＆、３人Ｓ１１４
・・・・・・コンタクト層ｎ＋−ＧａＡｓ、１５・・・
・・・ムｕ（Ｂｅ／Ａｕメタル、１６・・・・・・５ｉ
０２．１７・・・・・・ゲート電極、１８・・・・・・
ソース電極層ｎ”Ｇａ、、ｋｌｏ、、Ａｓ。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図
Claims (1)
- 【特許請求の範囲】 １ヒカ 能力層がガリウムヒ素からなるショットキバリグ２゛ ア≠−ト型の電界効果トランジスタであって、ソース電
極およびドレイン電極がガリウムアルミニウムヒ素（Ｇ
ａ、、ｋｌｘＡｓ ； Ｏ＜ｘ≦１）からなることを特
徴とする電界効果トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57207918A JPS5998559A (ja) | 1982-11-27 | 1982-11-27 | 電界効果トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57207918A JPS5998559A (ja) | 1982-11-27 | 1982-11-27 | 電界効果トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5998559A true JPS5998559A (ja) | 1984-06-06 |
Family
ID=16547711
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57207918A Pending JPS5998559A (ja) | 1982-11-27 | 1982-11-27 | 電界効果トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5998559A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63119271A (ja) * | 1986-11-06 | 1988-05-23 | Nec Corp | 半導体集積回路 |
| US5021361A (en) * | 1986-02-18 | 1991-06-04 | Kabushiki Kaisha Toshiba | Method for making a field effect transistor integrated with an opto-electronic device |
| US5453627A (en) * | 1992-05-14 | 1995-09-26 | Nippon Telegraph And Telephone Corporation | Quantum interference device and complementary logic circuit utilizing thereof |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5661169A (en) * | 1979-10-25 | 1981-05-26 | Oki Electric Ind Co Ltd | Preparation of compound semiconductor device |
| JPS57112079A (en) * | 1980-12-29 | 1982-07-12 | Fujitsu Ltd | Field-effect semiconductor device |
-
1982
- 1982-11-27 JP JP57207918A patent/JPS5998559A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5661169A (en) * | 1979-10-25 | 1981-05-26 | Oki Electric Ind Co Ltd | Preparation of compound semiconductor device |
| JPS57112079A (en) * | 1980-12-29 | 1982-07-12 | Fujitsu Ltd | Field-effect semiconductor device |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5021361A (en) * | 1986-02-18 | 1991-06-04 | Kabushiki Kaisha Toshiba | Method for making a field effect transistor integrated with an opto-electronic device |
| JPS63119271A (ja) * | 1986-11-06 | 1988-05-23 | Nec Corp | 半導体集積回路 |
| US5453627A (en) * | 1992-05-14 | 1995-09-26 | Nippon Telegraph And Telephone Corporation | Quantum interference device and complementary logic circuit utilizing thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS59124171A (ja) | ２重ヘテロ接合ｆｅｔ | |
| JPS634955B2 (ja) | ||
| US4603469A (en) | Fabrication of complementary modulation-doped filed effect transistors | |
| JPH01171279A (ja) | 半導体装置 | |
| JPS5953714B2 (ja) | 半導体装置 | |
| US5227644A (en) | Heterojunction field effect transistor with improve carrier density and mobility | |
| JPS61147577A (ja) | 相補型半導体装置 | |
| JPS6037784A (ja) | 電界効果型トランジスタ | |
| JPH03211839A (ja) | 化合物半導体装置及びその製造方法 | |
| JPS6236874A (ja) | 半導体装置 | |
| JPS6068661A (ja) | 半導体装置 | |
| JP3090451B2 (ja) | 半導体装置 | |
| JPS61260679A (ja) | 電界効果トランジスタ | |
| JPS62291181A (ja) | 電界効果型半導体装置 | |
| JPS62293679A (ja) | 電界効果型半導体装置及びその製造方法 | |
| JPS60134434A (ja) | 半導体集積回路の製造方法 | |
| JPS61241972A (ja) | 化合物半導体装置 | |
| JPS5935480A (ja) | 半導体装置 | |
| JPH0422343B2 (ja) | ||
| JPS62136077A (ja) | 半導体装置 | |
| JPH02309649A (ja) | 電界効果型トランジスタ及びその製造方法 | |
| JPH04313270A (ja) | 金属絶縁物半導体電界効果トランジスタ | |
| JPH0812915B2 (ja) | 電界効果トランジスタ | |
| JPS59114873A (ja) | 半導体装置 | |
| JPH01101671A (ja) | 半導体装置 |