JPS60198855A - 半導体集積回路装置の製造方法 - Google Patents
半導体集積回路装置の製造方法Info
- Publication number
- JPS60198855A JPS60198855A JP59055610A JP5561084A JPS60198855A JP S60198855 A JPS60198855 A JP S60198855A JP 59055610 A JP59055610 A JP 59055610A JP 5561084 A JP5561084 A JP 5561084A JP S60198855 A JPS60198855 A JP S60198855A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- polycrystalline
- polycrystalline silicon
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/40—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体集積回路装置の製造方法にかかり、とく
に１トランジスタ型ダイナミ、クメモリセルの烏嵜の創
′Ｊｋす凄πｌ十スー 第１図（ａ）〜（ｄ）は、従来の１トランジスタ型ダイ
ナミツクメモリセルの断面図を示す。従来、誘電体に窒
化膜を用いた１トランジスタ型ダイナミ。
に１トランジスタ型ダイナミ、クメモリセルの烏嵜の創
′Ｊｋす凄πｌ十スー 第１図（ａ）〜（ｄ）は、従来の１トランジスタ型ダイ
ナミツクメモリセルの断面図を示す。従来、誘電体に窒
化膜を用いた１トランジスタ型ダイナミ。
クメモリセルの製法は、たとえば半導体基板ｌの上に酸
化膜１２とＭ化膜１３で絶縁膜を形成する（第１図（ａ
））。次に、第１図（ｂ）に示されるように、窒化膜３
上にセルプレート（容量型ｆｆ１）としての多結晶シリ
コンかを形成し、これにリン拡散を行って導電性を持た
せた後、フォトエツチング法により、この多結晶シリコ
ン膜の不要部分を除き、セルプレート４が作られる。次
に第１図（Ｃ）に示されるように、セルグレート４を絶
縁するために、この半導体装置を熱酸化すると、多結晶
シリコン膜４は表面から酸化され、酸化膜５が形成され
るが、トランスファーゲート形成予定領域上の窒化膜１
３は酸化されない。従って窒化膜４に接した多結晶シリ
コン膜４の部分は酸化されにくく、Ａに示される部分は
、いびつに入りこんだ型になる。
化膜１２とＭ化膜１３で絶縁膜を形成する（第１図（ａ
））。次に、第１図（ｂ）に示されるように、窒化膜３
上にセルプレート（容量型ｆｆ１）としての多結晶シリ
コンかを形成し、これにリン拡散を行って導電性を持た
せた後、フォトエツチング法により、この多結晶シリコ
ン膜の不要部分を除き、セルプレート４が作られる。次
に第１図（Ｃ）に示されるように、セルグレート４を絶
縁するために、この半導体装置を熱酸化すると、多結晶
シリコン膜４は表面から酸化され、酸化膜５が形成され
るが、トランスファーゲート形成予定領域上の窒化膜１
３は酸化されない。従って窒化膜４に接した多結晶シリ
コン膜４の部分は酸化されにくく、Ａに示される部分は
、いびつに入りこんだ型になる。
次に第１図（ｄ）に示されるように、絡出せる富化膜４
０部分をウェットエツチング法で不要な部分を除去し、
熱酸化し、ゲート絶縁膜となる酸化１］ｉ４６を形成し
た後、多結晶シリコン膜を成長し、これにリン拡散を行
って導電性を持たせ、これを形状形成してワード線１７
を設ける。
０部分をウェットエツチング法で不要な部分を除去し、
熱酸化し、ゲート絶縁膜となる酸化１］ｉ４６を形成し
た後、多結晶シリコン膜を成長し、これにリン拡散を行
って導電性を持たせ、これを形状形成してワード線１７
を設ける。
以上、窒化膜を用いた１トランジスタ型ダイナミ、クメ
モリセルの、従来の製法を述べた。誘に体に窒化膜を用
いているため、同様の形状のまま、絶縁膜を酸化膜たけ
で構成した場合に比ベセル容量を数倍大きくすることが
可能である。しかし、酸化されにくいという窒化膜の特
性から、第１図（ｄ）に示されるようにセルプレート４
とワード線７との間の絶縁膜５および６は一様な膜厚が
形成されず、局所的に薄くなっているため、絶縁破壊の
恐れがある。
モリセルの、従来の製法を述べた。誘に体に窒化膜を用
いているため、同様の形状のまま、絶縁膜を酸化膜たけ
で構成した場合に比ベセル容量を数倍大きくすることが
可能である。しかし、酸化されにくいという窒化膜の特
性から、第１図（ｄ）に示されるようにセルプレート４
とワード線７との間の絶縁膜５および６は一様な膜厚が
形成されず、局所的に薄くなっているため、絶縁破壊の
恐れがある。
本発明は、上記欠点を除き、絶縁耐圧に優れたたとえば
１トランジスタ型メモリセルを有する装置の壌造方法を
提供するものである。
１トランジスタ型メモリセルを有する装置の壌造方法を
提供するものである。
次に、本発明を、実施例によシ説明する。本発明によれ
ば、第１図（ａ）に示される工程は共通で、第２図（ａ
）に示されるように、半導体基板１１上に酸化ＭＬ、１
２と窒化膜１３で絶縁膜を形成する。次に第２図（ｂ）
に示されるように、窒化膜１３上に容量電極であるセル
プレー１・とじての多結晶シリコンを成長し、これをフ
ォトエツチング法にて不要部分を除き、セルプレート１
４を形成する。第２図（Ｃ）に示されるように、との半
導体装置上に再び薄 い多結晶シリコンＰＡ２４を、２
００Ａ〜５００Ａの膜厚で再成長し、これらにリン拡散
を行い、導゛α注をもたせる。次に第２図（ｄ）に示さ
れるように、メモリセルを構成しない部分Ｂの多結晶シ
リコン膜２４を見金に酸化膜２５にかえ、かつセルプレ
ー）１４上の絶縁酸化膜１５を所望の膜厚になるよう、
この半導体装置を熱酸化する１、その後、第２図（ｅ）
に示されるように、この半導体装置の全面の酸化膜をエ
ツチングした後、誘電体である￥化膜１３、酸化膜１２
をウェットエツチング法で不要な部分を除去する。以上
の工程で容量部は形成された。ｇ２図（ｆ）に示される
ように、トランジスタのゲート絶縁膜を、この半導体装
置を熱喰化することによシ酸化膜１６を形成する。次に
、第２図（ｇ）に示されるように、多結晶シリコン膜を
成長させ、これにリン拡散を行い導電性を持たせた後、
これをフォトエツチング法によプワード線１７を形成す
る。
ば、第１図（ａ）に示される工程は共通で、第２図（ａ
）に示されるように、半導体基板１１上に酸化ＭＬ、１
２と窒化膜１３で絶縁膜を形成する。次に第２図（ｂ）
に示されるように、窒化膜１３上に容量電極であるセル
プレー１・とじての多結晶シリコンを成長し、これをフ
ォトエツチング法にて不要部分を除き、セルプレート１
４を形成する。第２図（Ｃ）に示されるように、との半
導体装置上に再び薄 い多結晶シリコンＰＡ２４を、２
００Ａ〜５００Ａの膜厚で再成長し、これらにリン拡散
を行い、導゛α注をもたせる。次に第２図（ｄ）に示さ
れるように、メモリセルを構成しない部分Ｂの多結晶シ
リコン膜２４を見金に酸化膜２５にかえ、かつセルプレ
ー）１４上の絶縁酸化膜１５を所望の膜厚になるよう、
この半導体装置を熱酸化する１、その後、第２図（ｅ）
に示されるように、この半導体装置の全面の酸化膜をエ
ツチングした後、誘電体である￥化膜１３、酸化膜１２
をウェットエツチング法で不要な部分を除去する。以上
の工程で容量部は形成された。ｇ２図（ｆ）に示される
ように、トランジスタのゲート絶縁膜を、この半導体装
置を熱喰化することによシ酸化膜１６を形成する。次に
、第２図（ｇ）に示されるように、多結晶シリコン膜を
成長させ、これにリン拡散を行い導電性を持たせた後、
これをフォトエツチング法によプワード線１７を形成す
る。
以上、上述した本発明による製造及び構造によっ工メモ
リセルーワード線の絶縁耐圧能力を向上させることが可
能であり、動作マージンの商い、品質の優れたＩトラン
ジスタ型ダイナミックメモリセル構造を有する半導体装
置を実現することが可能であシ、その効果は大きい。
リセルーワード線の絶縁耐圧能力を向上させることが可
能であり、動作マージンの商い、品質の優れたＩトラン
ジスタ型ダイナミックメモリセル構造を有する半導体装
置を実現することが可能であシ、その効果は大きい。
第１図は、１トランジスタ型ダイナミツクメモリセル従
来の製造方法による断面図、第２図は、本発明の実施例
の製造方法を示す断面図である。 尚、図において、 １．１１・・・・・・シリコン基板、２．１２・川・・
熱酸化膜、３．１３・山・・シリコン窒化膜、４，１４
゜２４・・・・・・多結晶シリコン膜（セルプレー））
％５１１５− ２５・・・・・・名Ｐｒ晶シ１１コン嶋
イレｄ凸 Ｇ ＩＡ・・・・・・熱酸化膜、７．１７・
・・・・・多結晶シリコン膜（ワード線）。 ｔｌＬ） 〜を 一ゝ−ｌ ／□ 拓１旧 Ｃの ４１１ ｆ − 〃□ ！！″″″″″′ 箔２図
来の製造方法による断面図、第２図は、本発明の実施例
の製造方法を示す断面図である。 尚、図において、 １．１１・・・・・・シリコン基板、２．１２・川・・
熱酸化膜、３．１３・山・・シリコン窒化膜、４，１４
゜２４・・・・・・多結晶シリコン膜（セルプレー））
％５１１５− ２５・・・・・・名Ｐｒ晶シ１１コン嶋
イレｄ凸 Ｇ ＩＡ・・・・・・熱酸化膜、７．１７・
・・・・・多結晶シリコン膜（ワード線）。 ｔｌＬ） 〜を 一ゝ−ｌ ／□ 拓１旧 Ｃの ４１１ ｆ − 〃□ ！！″″″″″′ 箔２図
Claims (1)
- 半導体基板の主表面にシリコン窒化膜を含む絶縁膜を形
成する工程と、前記シリコン窒化膜上に第１の多結晶シ
リコン膜を成長し、電極ｔ−該第１の多結晶シリコン膜
から形状・形成する工程と、該電極より薄い不純物を含
む第２の多結晶シリコン層を少くとも該電極の上面およ
び側面に設け、熱酸化をすることによって該電極を被覆
せる絶縁膜を形成する工程とを有することを特徴とする
半導体集積回路装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59055610A JPS60198855A (ja) | 1984-03-23 | 1984-03-23 | 半導体集積回路装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59055610A JPS60198855A (ja) | 1984-03-23 | 1984-03-23 | 半導体集積回路装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60198855A true JPS60198855A (ja) | 1985-10-08 |
Family
ID=13003528
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59055610A Pending JPS60198855A (ja) | 1984-03-23 | 1984-03-23 | 半導体集積回路装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60198855A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62147764A (ja) * | 1985-12-20 | 1987-07-01 | Nec Corp | 半導体装置の製造方法 |
| JPS62198153A (ja) * | 1986-02-26 | 1987-09-01 | Nec Corp | 半導体装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53128287A (en) * | 1977-04-14 | 1978-11-09 | Fujitsu Ltd | Production of semiconductor device |
| JPS5430785A (en) * | 1977-08-12 | 1979-03-07 | Fujitsu Ltd | Manufacture of semiconductor device |
| JPS5685840A (en) * | 1979-12-15 | 1981-07-13 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Manufacture of semiconductor device |
| JPS5889869A (ja) * | 1981-11-20 | 1983-05-28 | Matsushita Electronics Corp | 半導体装置の製造方法 |
-
1984
- 1984-03-23 JP JP59055610A patent/JPS60198855A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53128287A (en) * | 1977-04-14 | 1978-11-09 | Fujitsu Ltd | Production of semiconductor device |
| JPS5430785A (en) * | 1977-08-12 | 1979-03-07 | Fujitsu Ltd | Manufacture of semiconductor device |
| JPS5685840A (en) * | 1979-12-15 | 1981-07-13 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Manufacture of semiconductor device |
| JPS5889869A (ja) * | 1981-11-20 | 1983-05-28 | Matsushita Electronics Corp | 半導体装置の製造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62147764A (ja) * | 1985-12-20 | 1987-07-01 | Nec Corp | 半導体装置の製造方法 |
| JPS62198153A (ja) * | 1986-02-26 | 1987-09-01 | Nec Corp | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0457109B2 (ja) | ||
| JP3229665B2 (ja) | Ｍｏｓｆｅｔの製造方法 | |
| JPS60198855A (ja) | 半導体集積回路装置の製造方法 | |
| JP2772375B2 (ja) | 半導体記憶装置 | |
| JPS5952879A (ja) | 半導体装置の製造方法 | |
| JPS5940571A (ja) | 半導体装置 | |
| JPS6336142B2 (ja) | ||
| JPH0230186B2 (ja) | ||
| JPH0496270A (ja) | 半導体装置の製造方法 | |
| JPS5891676A (ja) | 半導体集積回路装置 | |
| JPH0142147B2 (ja) | ||
| JPS6178138A (ja) | 半導体装置の製造方法 | |
| JPH0474477A (ja) | 不揮発性記憶装置およびその製造方法 | |
| JPS63197365A (ja) | 半導体装置の製造方法 | |
| JPH03155166A (ja) | 薄膜半導体素子 | |
| JPS5823745B2 (ja) | Ｍｏｓ ガタシユウセキカイロソウチノ セイゾウホウホウ | |
| JPH02263461A (ja) | 半導体集積回路装置の製造方法 | |
| JPS6246545A (ja) | 半導体装置の製造方法 | |
| JPS5943832B2 (ja) | 半導体装置の製造方法 | |
| JPH04145628A (ja) | 縦型ゲート絶縁型電界効果トランジスタ及びその製法 | |
| JPH01101654A (ja) | 半導体集積回路装置の製造方法 | |
| JPS61207059A (ja) | 半導体記憶装置の製造方法 | |
| JPS58212166A (ja) | 半導体装置の製造方法 | |
| JPS6135553A (ja) | 半導体装置の製造方法 | |
| JPS6034261B2 (ja) | 集積回路 |