JPS6050097B2 - フオ−マツト変換装置 - Google Patents
フオ−マツト変換装置Info
- Publication number
- JPS6050097B2 JPS6050097B2 JP55169298A JP16929880A JPS6050097B2 JP S6050097 B2 JPS6050097 B2 JP S6050097B2 JP 55169298 A JP55169298 A JP 55169298A JP 16929880 A JP16929880 A JP 16929880A JP S6050097 B2 JPS6050097 B2 JP S6050097B2
- Authority
- JP
- Japan
- Prior art keywords
- parameters
- command
- header
- format conversion
- format
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/382—Information transfer, e.g. on bus using universal interface adapter
- G06F13/387—Information transfer, e.g. on bus using universal interface adapter for adaptation of different data processing systems to different peripheral devices, e.g. protocol converters for incompatible systems, open system
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Communication Control (AREA)
- Computer And Data Communications (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Description
【発明の詳細な説明】
本発明はフォーマット変換装置に関し、詳しくは、異
なるプロトコルを持つ２つの装置が通信を行う際のコマ
ンドのフォーマットを変換する装置に関するものである
。
なるプロトコルを持つ２つの装置が通信を行う際のコマ
ンドのフォーマットを変換する装置に関するものである
。
異なるプロトコル（例えばコマンドの表現形式、パラ
メータのビット構成等）を持つ２つの装・置が通信を行
う際、一方のプロトコルで規定されたコマンドのフォー
マットを他方のプロトコルで規定するコマンドのフォー
マットに変換する必要がある。
メータのビット構成等）を持つ２つの装・置が通信を行
う際、一方のプロトコルで規定されたコマンドのフォー
マットを他方のプロトコルで規定するコマンドのフォー
マットに変換する必要がある。
このフォーマット変換を行う場合、従来は受信したコマ
ンドのヘッダ及びパラメータを受信した順序で、逐次、
対応するコマンドのヘッダ及びパラメータに変換した後
、メモリとレジスタ等の間で読み書きを繰り返してヘッ
ダ及びパラメータを並べかえ、目的のプロトコルで規定
されるコマンドのフォーマットを得ていた。このように
、従来はフォーマット変換を行う際にコマンドのヘッダ
及びパラメータを逐次並びかえる処理を必要とし、処理
量が増すという欠点があつた。本発明はこのような従来
の欠点を解決するため、受信した一方のプロトコルで規
定されるコマンドのヘッダ及びパラメータの入力順を、
他方のプロトコルで規定されるコマンドのヘッダ及びパ
ラメータの出力順にフォーマット変換して送信する際、
受信したコマンドのヘッダ及びパラメータの格納アドレ
スを、それに上記出力順に対応した読出し順序番号を付
して一時レジスタに書き込み、次にこの順序番号順に受
信コマンドのヘッダ及びパラメータを読み出し、予め対
応付けされたフォーマット変換表から送信コマンドのヘ
ッダ及びパラメータを索引してそのま）送信するように
したものて、以下図面を用いて詳細に説明する。第１図
は、異なるプロトコルをもつ２つの装置１１，１２が本
発明のフォーマット変換装置１３を介して通信回線１４
，１５で接続されている例であり、該変換装置１３上で
個々のプロトコルで規定するコマンドのヘッダ及びパラ
メータのフォーマットを変換する。第２図は第１図の変
換装置１３がフォーマット変換を行つている様子をシー
ケンスで示したもので、装置１１を送信局、装置１２を
受信局とした場合を示す。
ンドのヘッダ及びパラメータを受信した順序で、逐次、
対応するコマンドのヘッダ及びパラメータに変換した後
、メモリとレジスタ等の間で読み書きを繰り返してヘッ
ダ及びパラメータを並べかえ、目的のプロトコルで規定
されるコマンドのフォーマットを得ていた。このように
、従来はフォーマット変換を行う際にコマンドのヘッダ
及びパラメータを逐次並びかえる処理を必要とし、処理
量が増すという欠点があつた。本発明はこのような従来
の欠点を解決するため、受信した一方のプロトコルで規
定されるコマンドのヘッダ及びパラメータの入力順を、
他方のプロトコルで規定されるコマンドのヘッダ及びパ
ラメータの出力順にフォーマット変換して送信する際、
受信したコマンドのヘッダ及びパラメータの格納アドレ
スを、それに上記出力順に対応した読出し順序番号を付
して一時レジスタに書き込み、次にこの順序番号順に受
信コマンドのヘッダ及びパラメータを読み出し、予め対
応付けされたフォーマット変換表から送信コマンドのヘ
ッダ及びパラメータを索引してそのま）送信するように
したものて、以下図面を用いて詳細に説明する。第１図
は、異なるプロトコルをもつ２つの装置１１，１２が本
発明のフォーマット変換装置１３を介して通信回線１４
，１５で接続されている例であり、該変換装置１３上で
個々のプロトコルで規定するコマンドのヘッダ及びパラ
メータのフォーマットを変換する。第２図は第１図の変
換装置１３がフォーマット変換を行つている様子をシー
ケンスで示したもので、装置１１を送信局、装置１２を
受信局とした場合を示す。
即ち、装置１１の送信局より送信されたコマンドのヘッ
ダ及びパラメータのシーケンスＡ２，ＢＯ，Ｃｌ・・・
・・・は、変換装置１３でＣｌ，ａ２，ｂＯ−・・・・
のシーケンスにフォーマット変換され、装置１２の受信
局に受信される。第３図は第１図のフォーマット変換装
置１３の一実施例で、制御部１００、受信バッファ１０
１，１０３、送信バッファ１０２，１０牡メモーリ１０
５、アドレス格納レジスタ１０６、作業レジスタ１０７
，１０８、フォーマット変換テーブルアレイ１０９など
で構成される。
ダ及びパラメータのシーケンスＡ２，ＢＯ，Ｃｌ・・・
・・・は、変換装置１３でＣｌ，ａ２，ｂＯ−・・・・
のシーケンスにフォーマット変換され、装置１２の受信
局に受信される。第３図は第１図のフォーマット変換装
置１３の一実施例で、制御部１００、受信バッファ１０
１，１０３、送信バッファ１０２，１０牡メモーリ１０
５、アドレス格納レジスタ１０６、作業レジスタ１０７
，１０８、フォーマット変換テーブルアレイ１０９など
で構成される。
制御部１００は受信バッファ１０１に受信されたコマン
ドを逐次メモリ１０５に書き込む。
ドを逐次メモリ１０５に書き込む。
この際、受信したコマンドのヘッダ及びパラメータＡ２
，ＢＯ，Ｃｌ・・・・・を格納したメモリ１０５上のア
ドレスＸ，Ｙ，Ｚ・・・・・・をアドレス格納レジスタ
１０６に、それぞれ読み出し順序を示す番号２，３，１
・・・・・を付加して格納する。この番号２，３，１・
・・・・・がフォーマット変換後のコマンドのヘッダ及
びパラメータの送信順序に対応しており、これは制御部
１００において既知である。次に、制御部１００はアド
レス格納レジスタ１０６よりアドレスを、その読出し順
序番号１，２，３・・・をたどつてＺ，Ｘ，Ｙ・・・・
・・の順に読み出して、＃０、＃１、＃２・・・・・・
といつたように順序番号付けされた作業レジスタ１０７
に書き込む。一方、フォーマット変換テーブルアレイ１
０９には、変換前後のコマンドのヘッダ及びパラメータ
がそれぞれＡｎ：Ａｎ．．Ｂｎ：Ｂｎ．．Ｃｎ：Ｃｎ・
・ （ｎ＝０、１、２・・・・・・）のように予め対応
付けられて格納されている。フォーマット変換は、制御
部１００が順序番号付けされた作業レジスタ１０７より
アドレスＺ，Ｘ，Ｙ・・・・・・を順次読み出し、それ
ぞれに対応するヘッダ及びパラメータＣｌ，Ａ２，ＢＯ
・・・・をメモリ１０５より読み出し、さらにこれらヘ
ッダ及びパラメータＣｌ，Ａ２，ＢＯ・・・・・・に対
応させてフォーマット変換テーブルアレイ１０９より変
換後のヘッダ及びパラメータＣｌ，ａ２，ｂＯ・・・・
・・を探し出し、送信バッファ１０２より順次送信する
ことにより行う。なお、逆変換は受信バッファ１０３、
作業バッファ１０８、送信バッファ１０４を使用し、上
述と全く逆の動作を行うことにより可能である。以上説
明したように、本発明によれば、フォーマット変換時、
メモリとレジスタ等を用いてコマンドのヘッダ及びパラ
メータを逐一並べかえる処理を減らすことができ、その
処理に伴い必要となるメモリ量を削減できる効果がある
。
，ＢＯ，Ｃｌ・・・・・を格納したメモリ１０５上のア
ドレスＸ，Ｙ，Ｚ・・・・・・をアドレス格納レジスタ
１０６に、それぞれ読み出し順序を示す番号２，３，１
・・・・・を付加して格納する。この番号２，３，１・
・・・・・がフォーマット変換後のコマンドのヘッダ及
びパラメータの送信順序に対応しており、これは制御部
１００において既知である。次に、制御部１００はアド
レス格納レジスタ１０６よりアドレスを、その読出し順
序番号１，２，３・・・をたどつてＺ，Ｘ，Ｙ・・・・
・・の順に読み出して、＃０、＃１、＃２・・・・・・
といつたように順序番号付けされた作業レジスタ１０７
に書き込む。一方、フォーマット変換テーブルアレイ１
０９には、変換前後のコマンドのヘッダ及びパラメータ
がそれぞれＡｎ：Ａｎ．．Ｂｎ：Ｂｎ．．Ｃｎ：Ｃｎ・
・ （ｎ＝０、１、２・・・・・・）のように予め対応
付けられて格納されている。フォーマット変換は、制御
部１００が順序番号付けされた作業レジスタ１０７より
アドレスＺ，Ｘ，Ｙ・・・・・・を順次読み出し、それ
ぞれに対応するヘッダ及びパラメータＣｌ，Ａ２，ＢＯ
・・・・をメモリ１０５より読み出し、さらにこれらヘ
ッダ及びパラメータＣｌ，Ａ２，ＢＯ・・・・・・に対
応させてフォーマット変換テーブルアレイ１０９より変
換後のヘッダ及びパラメータＣｌ，ａ２，ｂＯ・・・・
・・を探し出し、送信バッファ１０２より順次送信する
ことにより行う。なお、逆変換は受信バッファ１０３、
作業バッファ１０８、送信バッファ１０４を使用し、上
述と全く逆の動作を行うことにより可能である。以上説
明したように、本発明によれば、フォーマット変換時、
メモリとレジスタ等を用いてコマンドのヘッダ及びパラ
メータを逐一並べかえる処理を減らすことができ、その
処理に伴い必要となるメモリ量を削減できる効果がある
。
さらに本発明はコマンドのヘッダ及びパラメータのフィ
ールド長が変換前後で異なる場合も有効である。
ールド長が変換前後で異なる場合も有効である。
第１図はフオオーマツト変換装置を用いたシステムの構
成例を示す図、第２図はフォーマット変換のシーケンス
例を示す図、第３図は本発明によるフォーマット変換装
置の一実施例を示す図である。 １１，１２・・・・・・装置、１３・・・・フォーマッ
ト変換装置、１４，１５・・・・・通信回線、１００・
・・・・・制御部、１０１，１０３・ ・・受信バッフ
ァ、１０２，１０４・ ・・送信バッファ、１０５・・
・・・メモリ、１０６・ ・・アドレス格納レジスタ、
１０７，１０８・・・・・・作業レジスタ、１０９・・
・・・・フォーマット変換テーブルアレイ。
成例を示す図、第２図はフォーマット変換のシーケンス
例を示す図、第３図は本発明によるフォーマット変換装
置の一実施例を示す図である。 １１，１２・・・・・・装置、１３・・・・フォーマッ
ト変換装置、１４，１５・・・・・通信回線、１００・
・・・・・制御部、１０１，１０３・ ・・受信バッフ
ァ、１０２，１０４・ ・・送信バッファ、１０５・・
・・・メモリ、１０６・ ・・アドレス格納レジスタ、
１０７，１０８・・・・・・作業レジスタ、１０９・・
・・・・フォーマット変換テーブルアレイ。
Claims (1)
- １ 異なるプロトコルを持つ第１、第２の装置が通信回
線を介してそれぞれ接続され、第１の装置より受信した
一方のプロトコルで規定されたコマンドのヘッダ及びパ
ラメータを、第２の装置に対応する他方のプロトコルで
規定されるコマンドのヘッダ及びパラメータにフォーマ
ット変換して該第２の装置へ送信するフォーマット変換
装置において、前記第１の装置より受信したコマンドの
ヘッダ及びパラメータを格納するメモリと、前記受信し
たコマンドのヘッダ及びパラメータを格納したメモリ上
の各アドレスを格納したレジスタと、変換前後のコマン
ドのヘッダ及びパラメータが予め対応付けられて格納さ
れているフォーマット変換テーブルアレイと、前記レジ
スタから前記第２の装置のプロトコルで規定されるコマ
ンドのヘッダ及びパラメータに対応する順序でアドレス
を読み出し、該各アドレスにより前記メモリ上のヘッダ
及びパラメータを順次読み出し、該読み出したヘッダ及
びパラメータに対応する変換後のヘッダ及びパラメータ
を前記フォーマット変換テーブルアレイより得て前記第
２の装置へ送信する制御部とを具備していることを特徴
とするフォーマット変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55169298A JPS6050097B2 (ja) | 1980-12-01 | 1980-12-01 | フオ−マツト変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55169298A JPS6050097B2 (ja) | 1980-12-01 | 1980-12-01 | フオ−マツト変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5792954A JPS5792954A (en) | 1982-06-09 |
| JPS6050097B2 true JPS6050097B2 (ja) | 1985-11-06 |
Family
ID=15883919
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP55169298A Expired JPS6050097B2 (ja) | 1980-12-01 | 1980-12-01 | フオ−マツト変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6050097B2 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5949668A (ja) * | 1982-09-14 | 1984-03-22 | Toshiba Corp | デ−タ入力方式 |
| JPS6162153A (ja) * | 1984-09-03 | 1986-03-31 | Hitachi Ltd | 異機種コンピユ−タ間のソフトウエア移行装置 |
| JPS6172452A (ja) * | 1984-09-18 | 1986-04-14 | Nec Home Electronics Ltd | 通信形式変換方法 |
| JPS6177948A (ja) * | 1984-09-25 | 1986-04-21 | Nec Corp | デ−タ処理装置 |
| DE3586758T2 (de) * | 1985-04-30 | 1993-04-22 | Ibm | Modem zur steuerung eines modemnetzes. |
| JPH0640651B2 (ja) * | 1985-05-16 | 1994-05-25 | 株式会社東芝 | プロトコル変換方式 |
| US5557798A (en) * | 1989-07-27 | 1996-09-17 | Tibco, Inc. | Apparatus and method for providing decoupling of data exchange details for providing high performance communication between software processes |
| US5187787B1 (en) * | 1989-07-27 | 1996-05-07 | Teknekron Software Systems Inc | Apparatus and method for providing decoupling of data exchange details for providing high performance communication between software processes |
| US5893911A (en) * | 1996-04-17 | 1999-04-13 | Neon Software, Inc. | Method for defining and applying rules for message distribution for transaction processing in a distributed application |
| US5916307A (en) * | 1996-06-05 | 1999-06-29 | New Era Of Networks, Inc. | Method and structure for balanced queue communication between nodes in a distributed computing application |
| CN103685419A (zh) * | 2012-09-21 | 2014-03-26 | 中兴通讯股份有限公司 | 业务处理方法及装置 |
-
1980
- 1980-12-01 JP JP55169298A patent/JPS6050097B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5792954A (en) | 1982-06-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6050097B2 (ja) | フオ−マツト変換装置 | |
| JPH0816513A (ja) | 周辺装置とシリアルのデジタルデータを交換するための、プロセッサに組み付けられたインターフェース回路 | |
| JP2937218B2 (ja) | データリンクプロトコル制御装置のバッファメモリ管理方式 | |
| KR950009763B1 (ko) | 2개의 cpu로 구성된 시스팀에서의 cpu간 데이타 전송 및 동기화 방법 | |
| JPS634216B2 (ja) | ||
| JPH10107855A (ja) | データ送信装置 | |
| JPS59226540A (ja) | デ−タ伝送装置 | |
| JPS6322109B2 (ja) | ||
| KR100188940B1 (ko) | 단일 메모리를 이용한 이중스택의 제어장치 및 데이터 전송 방법 | |
| JP3339442B2 (ja) | 通信処理システムネットワーク | |
| JPH0586577B2 (ja) | ||
| WO2025059875A1 (zh) | 命令配置方法、单元、显示处理器及电子设备 | |
| JPH0311142B2 (ja) | ||
| JPH04360425A (ja) | 半導体記憶装置 | |
| JPH07250102A (ja) | データ伝送回路 | |
| JPS582496B2 (ja) | デ−タ転送方式 | |
| JPS6165649A (ja) | 通信制御方式 | |
| JPH01129636A (ja) | 送信装置 | |
| JPH0230220A (ja) | シリアル／パラレル変換回路 | |
| JPS6142986B2 (ja) | ||
| JPH03150943A (ja) | 通信装置 | |
| JPH05120217A (ja) | データ通信装置 | |
| JPS63191224A (ja) | ビツト順序反転回路 | |
| JPH0133981B2 (ja) | ||
| KR20020073785A (ko) | 데이터 밴드위스를 확장시킨 시리얼 인터페이스 장치 |