JPH0210589B2 - - Google Patents

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、ジヨセフソン素子のパターン形成に
係り、特に微小な接合形成用レジストステンシル
パターンの作製方法に関する。

〔発明の背景〕

従来のリフトオフ技術によるジヨセフソン素子
の作製方法を第１図ａ〜ｅにより説明する。

まず、第１図ａに示すように、Si基板１１上に
層間絶縁膜であるSiO膜１２を被着する。次い
で、このSiO膜１２上にAZ1350Jレジスト（米
国、ヘキスト社の商品名）を用いてベース電極形
成用のレジストステンシルパターン１３を形成す
る。次いで、SiO膜１２およびレジストステンシ
ルパターン１３上に真空蒸着法によりベース電極
用のPb合金膜１４ａを被着する。

続いて、第１図ｂに示すように、溶剤であるア
セトンを用いてリフトオフ処理を行なつてベース
電極１４ｂを形成し、次いで、ベース電極１４ａ
と層間絶縁膜１２の上に、ベース電極１４ｂと後
で形成する上部電極との接合形成用のレジストス
テンシルパターン１５ａ，１５ｂを形成する。

続いて、これらの上に接合形成用の層間絶縁膜
用のSiO膜を被着し、アセトンによりリフトオフ
処理を行ない、第１図ｃに示すように、接合用ス
ルーホール１６ａを有する層間絶縁膜１６ｂを形
成する。次いで、この上に上部電極用のレジスト
ステンシルパターン１７を前述の接合形成用のレ
ジストステンシルパターン１５ａ，１５ｂと同様
にして形成する。

続いて、第１図ｄに示すように、rfプラズマ酸
化によりトンネルバリア１８を形成し、次いで、
上部電極用のPb合金膜１９ａを被着し、続いて
このPb合金膜１９ａの上に保護膜用のSiO膜２０
ａを被着する。

続いて、第１図ｅに示すように、アセトンによ
りリフトオフ処理を行ない上部電極１９ｂと保護
膜のSiO膜２０ｂを同時に形成する。最後に再び
保護膜用のレジストステンシルパターン（図示せ
ず）を前述の接合形成用のレジストステンシルパ
ターン１５ａ，１５ｂと同様にして形成した後、
保護膜用のSiO膜を被着し、その後、アセトンに
よりリフトオフ処理を行ない保護膜２１を形成す
る。

以上の工程によりジヨセフソン素子が完成す
る。しかし、このような従来の方法においては、
次のような問題がある。すなわち、上記のように
接合形成用レジストステンシルパターンを作製す
る場合は、第２図ａ，ｂに示すように、レジスト
が残存したり、あるいはレジストステンシルパタ
ーン１５ａの寸法が設計寸法よりも大幅に小さく
仕上がつてしまう。これはベース電極１４ｂの
Pb合金膜と層間絶縁膜１２のSiO膜との表面反射
率が異なるために、両者の上に形成されたレジス
トステンシルパターンのそれぞれにおいて露光、
現像条件が一致しないことによる。すなわち、第
２図ａに示したものは、ベース電極１４ｂ上のレ
ジストステンシルパターン１５ａの現像時間は最
適であるが、層間絶縁膜１２上のレジストステン
シルパターン１５ｂの現像時間がまだ不十分なた
めに、Ａで示すようにレジストが残存している。

なお、第２図ｂは、層間絶縁膜１２上のＡ部
（第２図ａ）のレジストを完全に除去するために、
現像時間を追加した場合を示す。現像時間を追加
した結果、ベース電極１４ｂ上のレジストステン
シルパターン１５ａの寸法が設計寸法（破線で示
す）より大幅に小さく仕上がつている。この原因
は、ベース電極１４ｂのPb合金膜の反射率が層
間絶縁膜１２のSiO膜の反射率に比べて３倍程度
大きいために、レジストステンシルパターン１５
ａとレジストステンシルパターン１５ｂとが受け
る露光、現像条件の影響が異なることによる。

特に、直径2.5μm以下の微小な接合形成用のレ
ジストステンシルパターンを作製する場合は、し
ばしばPb合金膜上のレジストステンシルパター
ンが消失してしまうことがある。

したがつて、従来技術では、接合形成用レジス
トステンシルパターンを用いてベース電極と上部
電極との接合用スルーホールが形成できたとして
も、このスルーホールの寸法のばらつきが大き
く、これが直径ジヨセフソン接合の電流密度のば
らつきとなり、動作利得の低下をもたらしてい
た。

〔発明の目的〕

本発明の目的は、たとえ直径2.5μm以下の微小
な接合形成用レジストステンシルパターンを作製
する場合でも接合形成用レジストステンシルパタ
ーンが消失することなく、接合形成用レジストス
テンシルパターンを設計寸法通りに、かつ再現性
よく作製することにある。

〔発明の概要〕

要するに本発明は、パターニングに最も重要な
露光、現像時間の許容度を広げるために、基板上
に層間絶縁膜を介して設けたPb合金系もしくは
Nb系のベース電極上に接合形成用レジストステ
ンシルパターンを作製する方法において、層間絶
縁膜を絶縁膜（第一層目）／上記ベース電極の表
面反射率以上の表面反射率を有する金属膜（第二
層目）／絶縁膜（第三層目）のサンドイツチ構造
とすることによつてベース電極と層間絶縁膜との
表面反射率を均一とし、このベース電極および層
間絶縁膜上のレジストステンシルパターンのそれ
ぞれに対して露光、現像条件を一致させようとす
るものである。

第３図は本発明の概念を説明するための断面図
である。この図に示すように、まず基板３１上に
第一層目の絶縁膜３２ａを60〜180nm程度被着
し、次にこの上に二層目の金属膜３５を30〜
80nm程度被着し、さらにこの上に三層目の絶縁
膜３２ｂを30〜80nm程度被着し、全体の膜厚が
120〜340nm程度のサンドイツチ構造からなる層
間絶縁膜３６を形成する。

続いて、層間絶縁膜３６上にリフトオフ法を用
いてベース電極３３を形成した後、接合形成用レ
ジストステンシルパターン３４ａ，３４ｂ形成用
のレジストを形成し、ホトマスクパターンを用い
て露光、現像を行ない、接合形成用レジストステ
ンシルパターン３４ａ，３４ｂを形成する。

このような構成の本発明の方法によつて形成し
た接合形成用レジストステンシルパターン３４
ａ，３４ｂでは、ホトマスクとの寸法差はほとん
ど見られず、仕上がり寸法の細りや変形もなく良
好なパターンが再現性よく得られ、露光、現像条
件の許容度を大幅に広げることができた。例え
ば、現像時間を30秒長くしてもパターン寸法のの
変動は−0.1μm以下に抑えることができた。

なお、上記した層間絶縁膜の膜厚はいうまでも
なく従来のジヨセフソン素子の膜厚と同様でよ
く、また層間絶縁膜の各層の膜厚は本発明者等の
実験結果から求めたものである。

また、金属膜３５としてはGe、Al、Cr、Ti、
Moなどを用い、絶縁膜３２ａ，３２ｂとしては
SiO、MgO、MgF、SnO₂などを用いることがで
きる。

〔発明の実施例〕

以下、本発明を実施例によつて詳細に説明す
る。

実施例 １ 本発明により作製したPb合金系ジヨセフソン
素子の断面図を第４図に示す。

基板としては、直径50mm、厚さ350μm、＜100＞
のSi基板４１を用いた。なお、Si基板４１上には
600nmの熱酸化膜が施してある。

次いで、この上に真空蒸着法によつて、第一層
目の絶縁膜であるSiO膜４２ａを膜厚100nm被着
し、この上に第二層目の金属膜であるGe膜４５
を膜厚50nm被着し、さらにこの上に第三層目の
絶縁膜であるSiO膜４２ｂを膜厚50nm被着し、
全体の膜厚が200nmのサンドイツチ構造の層間絶
縁膜２６を形成した。

次に、この上にベース電極形成用のレジストス
テンシルパターンを次の条件で作製した。すなわ
ち、AZ1350Jレジストをスピン塗布法により膜厚
800nm形成し、70℃、30分間のベーク処理を施し
た後に、所望のパターンを有するホトマスクを用
いて光強度7mW／cm²で15秒間の露光を行なつた
後、クロルベンゼン液に10分間浸漬し、現像液で
あるAZデベロツパ液（米国、ヘキスト社の商品
名）：水＝１：１（容積比）の組成を用いて90秒間
処理し現像を行なつた。

次に、Si基板４１を真空槽内に挿入し、第三層
目のSiO膜４２ｂの表面に吸着した水分や汚れを
取り除くためにArでスパツタクリーニングを行
なつた。このときのスパツタ条件は、480VでAr
圧力３×10^-3Torr、スパツタ時間は５分である。

次に、真空槽内の真空度を５×10^-7Torrに減
圧した後、抵抗加熱ヒータにより、Au、Pb、In
の順で積層蒸着を行なつた。なお、各層の膜厚は
それぞれ4nm、160nm、36nmである。蒸着後、
真空槽内に酸素ガスを導入し１気圧にしてから、
真空槽内の温度を60℃に保ち、１時間の酸化処理
を行なつて表面保護膜を形成した。この後、真空
槽内から基板４１を取り出し、アセント中でリフ
トオフを行なつてベース電極４３を形成した。

次に、この上に接合形成用レジストステンシル
パターンを形成するためのAZ1350Jレジストを
800nmの厚さに形成し、70℃、30分のベーク処理
を施した後に、直径2.5μmの接合形成用レジスト
ステンシルパターン形成用のホトマスクを用いて
光強度7mW／cm²で８秒間の露光を行なつた後、
クロルベンゼン液に10分間侵漬し、AZデベロツ
パ液：水＝１：１（容積比）の組成を用いて90秒
間の現像処理を行ない接合形成用レジストステン
シルパターンを形成した。

続いて、再び真空槽内においてArスパツタク
リーニングを行なつた後、SiO膜を270nm被着し
た。前述のベース電極と同様にしてリフトオフ処
理を行ない、接合用スルーホール４６ａを有する
層間絶縁膜４６ｂを形成した。

次に、上部電極形成用のレジストステンシルパ
ターンを次の条件で作製した。すなわち、
AZ1350Jレジストを1.2μmの厚さに形成し、70
℃、30分のベーク処理を施した後に、直径2.5μm
の接合形成用レジストステンシルパターン形成用
のホトマスクを用いて光強度7mW／cm²で20秒間
の露光を行なつた後、クロルベンゼン液に15分間
浸漬し、AZデベロツパ液：水＝１：１（容積比）
の組成を用いて90秒間の現像処理を行ない所望の
パターンを有する上部電極形成用レジストステン
シルパターンを形成した。再び、真空槽内を減圧
した後、酸素ガスを用いてベース電極４３面のス
パツタクリーニングを行なつた。諸条件は層間絶
縁膜２６の表面をスパツタクリーニングしたとき
と同様である。但し、ガス種は酸素である。

引き続いて、酸素ガスを導入し、８×
10^-3Torrにした後、360Vで20分間のrfスパツタ
酸化処理を行ない、トンネルバリア４７を形成し
た。

次に、真空槽内の真空度を５×10^-7Torrに減
圧した後、抵抗加熱ヒータを用いてPb−Bi
（29wt％）を同時蒸着により膜厚450nm被着し、
次いで保護膜として膜厚150nmのSiO膜を被着し
た。被着後、真空槽から取り出してからアセトン
中でリフトオフ処理を行ない、上部電極４８と保
護膜４９を形成した。

次いで、保護膜形成用のレジストステンシルパ
ターンを上部電極形成用のレジストステンシルパ
ターンと同様にして形成した。但し、レジストの
膜厚は、後でその上に被着させる保護膜の厚さは
厚いので（例えば1μm）、リフトオフが容易に行
なえることを考慮し、膜厚1.5μmに設定して形成
した。再び、真空槽内に挿入し、Arスパツタク
リーニングを行なつた後、SiOを膜厚1μm被着し
た。リフトオフ処理は上部電極を形成したときと
同様にして行ない、保護膜50を形成した。

以上の工程を経て、本発明によるPb合金系ジ
ヨセフソン素子を完成させた。このようにして作
製したジヨセフソン素子の接合寸法のばらつきは
大幅に低減することができた。すなわち、直径
2.5μmの接合寸法のばらつきが、従来の±４〜５
％から±１〜２％以内に押えることができた。こ
れはレジストステンシルパターンを形成する際の
露光、現像条件の許容度が広くなつたためであ
る。したがつて、ジヨセフソン接合の電流密度が
一定となり、動作利得が大幅に向上した。

実施例 ２ 本発明により作製したNb系ジヨセフソン素子
の断面図を第５図に示す。

基板としては、直径50mm、厚さ350μm、＜100＞
のSi基板５１を用いた。なお、Si基板５１上には
600nmの熱酸化膜が施してある。

次いで、この上に真空蒸着法により第一層目の
絶縁膜であるSiO膜５２ａを膜厚100nm被着し、
この上に真空蒸着法により第二層目の金属膜であ
るGe膜５５を膜厚50nm被着し、さらにこの上に
真空蒸着法により第三層目の絶縁膜であるSiO膜
５２ｂを膜厚50nm被着し、全体の膜厚が200nm
のサンドイツチ構造の層間絶縁膜６６を形成し
た。

次に、この上にベース電極となるNbN膜を、
圧力5mTorrの10％N₂−Ar混合ガス中において
直流高速スパツタ法により膜厚200nm被着した。

真空槽から取り出した後、NbN膜をイオンエ
ツチングするためのレジストパターンを次の条件
で形成した。すなわち、AZ1350Jレジストを
NbN膜上にスピン塗布法により1μm形成し、次
いで空気中において70℃、30分間のベーク処理を
施した。次に、所望のパターンを有するホトマス
クを用いて光強度7mW／cm²で12秒間露光し、現
像液であるAZデベロツパ液：水＝１：１（容積
比）の組成を用いて90秒間処理し現像を行なつ
た。なお、この後、ポストベーク処理はレジスト
パターンの断面形状を保つために行なわなかつ
た。

次に、このレジストパターンを形成したSi基板
５１を真空槽内に挿入し、４×10^-7Torrに減圧
した後、Ar圧力１×10^-4、加速電圧600eV、イオ
ン電流密度500μA／cm²の条件でイオンエツチング
を行なつた。エツチング後、NbN膜上の不用な
レジストを酸素ガスによるプラズマ灰化により除
去し、ベース電極５３を形成した。

次に、本実施例では、クロス型の接合形成用レ
ジストステンシルパターンを採用するために、ま
ず第１層目のレジスト800nmの厚さに形成し、70
℃、30分間のベーク処理を施した後に、1.5μm×
4.0μmの長方形パターンからなるホトマスクを用
いて光強度7mW／cm²で６秒間の露光を行なつた。
次いで、クロルベンゼン液に10分間浸漬し、AZ
デベロツパ液：水＝１：１（容積比）の組成を用
いて90秒間の現像処理を行ない接合形成用レジス
トステンシルパターンを形成した。次いで、再び
真空槽内においてArスパツタクリーニングを行
なつた後、SiO膜を膜厚150nm被着した。この後
真空槽から取り出し、アセトン中でリフトオフ処
理を行ない、第１層目の接合用スルーホール５６
ａを有する層間絶縁膜５６ｂを形成した。

次に、第２層目の接合形成用レジストステンシ
ルパターンを第１層目の接合形成用レジストステ
ンシルパターンと同条件で作製する。但し、この
第２層目の接合形成用レジストステンシルパター
ンは、第１層目の接合形成用レジストステンシル
パターンに対して直角になるように、いわゆるク
ロス型に作製する。再び、真空槽内においてAr
スパツタクリーニングを行なつた後、第２層目の
SiO膜を膜厚150nm被着した。この後真空槽から
取り出し、アセトン中でリフトオフ処理を行な
い、第２層目の接合用スルーホール６１ａを有す
る層間絶縁膜６１ｂを形成した。これにより、
1.5μm角からなるクロス型の接合用スルーホール
５６ａ，６１ｂを有する層間絶縁膜５６ｂ，６１
ｂが完成した。

次に、トンネル接合を形成するために、Si基板
を真空槽内に挿入し、４×10^-7Torrまで減圧し
た後、ベース電極５３の露出部の表面クリーニン
グを次の条件で行なつた。すなわち、Ar圧力
3mTorr、電圧800V、クリーニング時間20分であ
る。

この後、一度４×10^-7Torrまで減圧した後、
純酸素ガスを真空槽内に導入し、１気圧にした
後、基板温度40℃、処理時間30分間の熱酸化処理
を行ない、トンネルバリア５７を形成した。

この後、再び４×10^-7Torrまで減圧した後、
直流高速スパツタ法によりNbN膜を膜厚400nm
全面被着した。

この後、真空槽から取り出し、上記電極形成用
のレジストステンシルパターンを形成した。この
レジストステンシルパターンの形成条件はベース
電極５３形成用のレジストステンシルパターンと
同様にして行なつた。エツチング後、真空槽から
取り出し、NbN膜上の不用なレジストを酸素ガ
スによるプラズマ灰化により除去し、上部電極５
８を形成した。

次いで、保護膜形成用のレジストステンシルパ
ターンを接合形成用レジストステンシルパターン
と同様にして形成した。但し、レジストの膜厚は
1.5μmである。

次に、再び真空槽内に挿入し、Arスパツタク
リーニングを行なつた後、SiO膜を1μmの厚さに
被着した。再び、真空槽から取り出してアセトン
中でリフトオフ処理を行ない、保護膜６０を形成
した。

以上の工程を経て、本発明によるNb系ジヨセ
フソン素子を完成させた。このようにして作製し
たジヨセフソン素子の1.5μm角の接合寸法のばら
つきは、従来の±４〜５％から±１〜２％以内に
押さえることができた。これはレジストステンシ
ルパターンを形成する際の露光、現像条件の許容
度が広くなつたためであり、ジヨセフソン接合の
電流密度が一定となり、動作利得が大幅に向上し
た。

なお、上記実施例では絶縁膜／金属膜／絶縁膜
のサンドイツチ構造からなる層間絶縁膜として、
SiO／Ge／SiOのものを用いたが、この他金属膜
としてはAl、Cr、Ti、Moなど、絶縁膜としては
MgO、MgF、SnO₂なども同様の効果があつたこ
とを確認している。

〔発明の効果〕

以上説明したように、本発明によりジヨセフソ
ン素子の接合寸法のばらつきを大幅に低減するこ
とが実現できた。これにより高精度かつ微小な接
合形成用レジストステンシルパターンが再現性よ
く形成できるようになり、チツプの動作利得を大
幅に向上することができた。また、1μm角のクロ
ス型接合形成用レジストステンシルパターンも作
製することができるので、高集積化ジヨセフソン
論理素子およびメモリ素子の作製ができる見通し
がたつた。このように本発明の効果は顕著であ
る。

【図面の簡単な説明】

第１図ａ〜ｅは従来のリフトオフ技術によるジ
ヨセフソン素子の作製工程を示す図、第２図ａ，
ｂは従来の接合形成用レジストステンシルパター
ンの断面図、第３図は本発明の接合形成用レジス
トステンシルパターンの断面図、第４図は本発明
により作製したPb合金系ジヨセフソン素子の断
面図、第５図は本発明により作製したNb系ジヨ
セフソン素子の断面図である。 １１，３１，４１，５１……Si基板、１２，３
６，６６，７６……層間絶縁膜、３２ａ，３２
ｂ，４２ａ，４２ｂ，５２ａ，５２ｂ……SiO膜
（絶縁膜）、１３……ベース電極用レジストステン
シルパターン、１４ｂ，３３，４３，５３……ベ
ース電極、１５ａ，１５ｂ，３４ａ，３４ｂ……
接合形成用レジストステンシルパターン、３５，
４５，５５……Ge膜（金属膜）、１６ａ，４６
ａ、５６ａ，６１ａ……接合用スルーホール、１
６ｂ，４６ｂ，５６ｂ，６１ｂ……層間絶縁膜
（SiO膜）、１７……上部電極用レジストステンシ
ルパターン、１８，４７，５７……トンネルバリ
ア、１９ｂ，４８，５８……上部電極、２０ｂ，
２１，４９，５０，６０……保護膜（SiO膜）。

Claims (1)

1. 【特許請求の範囲】 １ 基板上に層間絶縁膜を介して設けたPb合金
   系もしくはNb系のベース電極上に接合形成用レ
   ジストステンシルパターンを作製する方法におい
   て、上記層間絶縁膜は、上記ベース電極の表面反
   射率以上の表面反射率を有する絶縁膜／金属膜／
   絶縁膜のサンドイツチ構造になつていることを特
   徴とする接合形成用レジストステンシルパターン
   の作製方法。 ２ 上記金属膜としてGe、Al、Cr、Ti、もしく
   はMoを用い、該金属膜を全面もしくは部分的に
   膜厚30〜80nm被着することを特徴とする特許請
   求の範囲第１項記載の接合形成用レジストステン
   シルパターンの作製方法。