JPS62149207A - 電流変換回路 - Google Patents
電流変換回路Info
- Publication number
- JPS62149207A JPS62149207A JP60289155A JP28915585A JPS62149207A JP S62149207 A JPS62149207 A JP S62149207A JP 60289155 A JP60289155 A JP 60289155A JP 28915585 A JP28915585 A JP 28915585A JP S62149207 A JPS62149207 A JP S62149207A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- junction
- stage
- circuit
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Amplifiers (AREA)
- Control Of Amplification And Gain Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は電流変換回路に関し２％に半導体集積回路化（
ＩＣ化）が容易で、増幅回路等に用いて適するものであ
る。
ＩＣ化）が容易で、増幅回路等に用いて適するものであ
る。
従来の電流変換形の増幅回路の一例を第１４図に示す。
第１４図にあって、トランジスタＱｌ、Ｑ２はそれぞれ
ペースに基準バイアス電圧源ＶＢＩからの電圧が供給さ
れ、エミッタが差動アンプを構成するトランジスタＱ３
．Ｑ４のペースに接続されている。各トランジスタＱｌ
、Ｑ２のコレクタは電圧源Ｖｃｃに接続され、トランジ
スタＱ３．Ｑ４０ペースには入力端子ＰＩ、Ｐ２つ″−
接続されており、Ｑ３．Ｑ４のエミッタは共通に接読し
、定電流源ＩＳＩを介して基準電位点（アース）Ｋ接続
されている。そしてトランジスタＱ３．Ｑ４のコレクタ
は出力端子Ｐ３゜Ｐ４につながっている。
ペースに基準バイアス電圧源ＶＢＩからの電圧が供給さ
れ、エミッタが差動アンプを構成するトランジスタＱ３
．Ｑ４のペースに接続されている。各トランジスタＱｌ
、Ｑ２のコレクタは電圧源Ｖｃｃに接続され、トランジ
スタＱ３．Ｑ４０ペースには入力端子ＰＩ、Ｐ２つ″−
接続されており、Ｑ３．Ｑ４のエミッタは共通に接読し
、定電流源ＩＳＩを介して基準電位点（アース）Ｋ接続
されている。そしてトランジスタＱ３．Ｑ４のコレクタ
は出力端子Ｐ３゜Ｐ４につながっている。
この第１４図の回路における入・出力の関係を求めてみ
るに１図より次の式が成立する。
るに１図より次の式が成立する。
ＶＢ］−４Ｆ〕−Ｖｙ４＝ＶＢ１−ＶＦ２−ＶＦ３
−・（１）ヨー）テＶＦｘ＋ＶＦ４＝Ｖｎ２＋ＶＦ３・
−（２）（ただしＶＦＩ〜ＶＦ４はトランジスタＱ１〜
Ｑ４のペース・エミッタ間電圧である。）トランジスタ
のペース・エミッタ接合（ダイオードも含む）は次式で
与えられることが周知である。
−・（１）ヨー）テＶＦｘ＋ＶＦ４＝Ｖｎ２＋ＶＦ３・
−（２）（ただしＶＦＩ〜ＶＦ４はトランジスタＱ１〜
Ｑ４のペース・エミッタ間電圧である。）トランジスタ
のペース・エミッタ接合（ダイオードも含む）は次式で
与えられることが周知である。
Ｔ Ｉｎ
・・・・ （３）
ＶＦ＝下“ｔ
ただしＫはボルツマン定数、Ｔは絶対温度。
Ｔは電子の電荷、Ｉｎはトランジスタのエミッタ電流（
実質的にコレクタ電流）、Ｉｓはトランジスタの飽和電
流である。
実質的にコレクタ電流）、Ｉｓはトランジスタの飽和電
流である。
第１４図の回路を半導体基板上に構成するものとすれば
トランジスタＱ１〜Ｑ４は実質的に同一特性にすること
ができるから、各トランジスタの工８を等しいとおき、
各トランジスタのエミッタ電流あるいはコレクタ電流を
ＩＩ〜Ｉ４．入・出力端子Ｐ１〜Ｐ４を流れる電流をＩ
ｐ１〜ＩＰ４とすると。
トランジスタＱ１〜Ｑ４は実質的に同一特性にすること
ができるから、各トランジスタの工８を等しいとおき、
各トランジスタのエミッタ電流あるいはコレクタ電流を
ＩＩ〜Ｉ４．入・出力端子Ｐ１〜Ｐ４を流れる電流をＩ
ｐ１〜ＩＰ４とすると。
■ユ＝ＩＰ］、ｌ２＝ＩＰ２．ｌ３＝ＩＰ３．ｌ４＝Ｉ
Ｐ４であり。
Ｐ４であり。
（３）式を（２）式に代入すると。
ＩＰ］・ＩＰ４＝ＩＰ２・ＩＦ５ ・
・・・ （４）が成立する。また電流源Ｉ ｓ ］−の
電流値は。
・・・ （４）が成立する。また電流源Ｉ ｓ ］−の
電流値は。
ｌ５１＝ＩＰ３−４−ＩＦ５ ・・・
・ （５）であり、 （４）、 （５）式よりとな
る。
・ （５）であり、 （４）、 （５）式よりとな
る。
・ こうして出力端子には入力信号に応答した出力信号
が得られる。
が得られる。
前述の（６）式から分ることは、ＩｐコまたはＩＦ５を
入力信号とするとＩＦ５は線形の出力関数にならず、′
電流変換形のメリットはあるものの非線形変換のために
線形な変換ができない欠点をもつ。また、増幅、減衰等
の変換係数の設定に自由度がなく、その応用性が狭いも
のであった。
入力信号とするとＩＦ５は線形の出力関数にならず、′
電流変換形のメリットはあるものの非線形変換のために
線形な変換ができない欠点をもつ。また、増幅、減衰等
の変換係数の設定に自由度がなく、その応用性が狭いも
のであった。
本発明は線形変換や、非線形変換ができ、また掛算、硼
ｎ９べき乗等の関数変換にも応用でき、変換係数の自由
度を増した電流変換回路を提供することを目的とする。
ｎ９べき乗等の関数変換にも応用でき、変換係数の自由
度を増した電流変換回路を提供することを目的とする。
本発明はエミッタを共通に基準電流端子に接続した第１
．第２のトランジスタを含んで成る差動アンプと。
．第２のトランジスタを含んで成る差動アンプと。
トランジスタのペース−エミッタ接合もしくはこのペー
ス・エミッタ接合特性と同等のダイオード接合によるｍ
個（ｍ≧１）の半導体接合を有し２ｍ〉１の場合はそれ
らを直列に接続して成る第１．第２の接合回路であって
、少なくとも各初段はトランジスタのペース・エミッタ
接合で成り、それら初段のトランジスタのペースをバイ
アス電源に接続し、各終段の出力端をそれぞれ前記第１
．第２のトランジスタのペースに接続したものと。
ス・エミッタ接合特性と同等のダイオード接合によるｍ
個（ｍ≧１）の半導体接合を有し２ｍ〉１の場合はそれ
らを直列に接続して成る第１．第２の接合回路であって
、少なくとも各初段はトランジスタのペース・エミッタ
接合で成り、それら初段のトランジスタのペースをバイ
アス電源に接続し、各終段の出力端をそれぞれ前記第１
．第２のトランジスタのペースに接続したものと。
前記第１のトランジスタのコレクタを前記第２の接合回
路のうちの１つの半導体接合の出力端に接続する手段と
。
路のうちの１つの半導体接合の出力端に接続する手段と
。
ペースを前記バイアス電源に接続し、エミッタを前記第
２のトランジスタのコレクタに接続した第３のトランジ
スタと。
２のトランジスタのコレクタに接続した第３のトランジ
スタと。
前記第１．第２の接合回路の少なくとも１つの段の半導
体接合の出力端に接続された入力電流供給手段と。
体接合の出力端に接続された入力電流供給手段と。
前記第１のトランジスタのコレクタもしくは第３のトラ
ンジスタのコレクタの少なくとも一方につなり−る線路
から出力を取出す手段とを具備して成る電流変換回路で
ある。
ンジスタのコレクタの少なくとも一方につなり−る線路
から出力を取出す手段とを具備して成る電流変換回路で
ある。
本発明の回路について図面を参照して説明する。尚、説
明に先立ち１文中で用いる各記号を次の通り定義する。
明に先立ち１文中で用いる各記号を次の通り定義する。
ｎを一連の番号を示す添字として
Ｑｎ：）ランジスタ。
Ｄｎ：ダイオード又はダイオード構成したトランジスタ
。
。
Ｒｎ：抵抗及び抵抗値。
Ｃｎ：コンデンサ及び容量値。
Ｐｎ：端子。
Ｖｃｃ：電源及び電圧値。
ＶＢ口：バイアス電源及びバイアス電圧値。
ＶＦ：）ランジスタのペース・エミッタ間の接合及び接
合電圧。
合電圧。
Ｖｐｎ：ＱｎのＶＦの値、又、Ｄｎの両端の電圧値。
Ｉｎ：Ｑｎのエミッタ電流又はコレクタ電流（電流増幅
率が充分大きく実質的に両 者は等しくおける）またはＤｎに流れ るダイオード電流と、これらの電流値。
率が充分大きく実質的に両 者は等しくおける）またはＤｎに流れ るダイオード電流と、これらの電流値。
ＩＰｎ ：Ｐｎを経由して流れる電流と電流値。
ＩＳｎ：Ｉｎを特圧電流源として用いたときの定電流源
及び定電流源値。
及び定電流源値。
Ｉｏｎ：Ｉｎを直流分と交流分に分けたときの直流成分
及び直流値。
及び直流値。
ΔＩｎ：Ｉｎを直流分と交流分に分けたときの交流成分
及び交流値。
及び交流値。
β：電流増幅率
第１図は本発明の基本構成を示すもので２ｍ段（ｍ≧１
）のトランジスタＱａ１・・・・Ｑ ａ ｍおよびＱｂ
ｌ・・・・Ｑｂｍは接合回路Ｆａ、Ｆｂを成し、初段の
トランジスタＱａｌ、Ｑｂｌのペースにはバイアス電源
ＶＢＩからバイアス電圧が供給されている。これらトラ
ンジスタＱａ ｘｔＱｂｌのエミッタは次段のトランジ
スタのペースに接続され、順次同様に各段のトランジス
タはペースが前段のエミッタに、エミッタが後段のペー
スに接続され、終段トランジスタＱ ａ ｍ。
）のトランジスタＱａ１・・・・Ｑ ａ ｍおよびＱｂ
ｌ・・・・Ｑｂｍは接合回路Ｆａ、Ｆｂを成し、初段の
トランジスタＱａｌ、Ｑｂｌのペースにはバイアス電源
ＶＢＩからバイアス電圧が供給されている。これらトラ
ンジスタＱａ ｘｔＱｂｌのエミッタは次段のトランジ
スタのペースに接続され、順次同様に各段のトランジス
タはペースが前段のエミッタに、エミッタが後段のペー
スに接続され、終段トランジスタＱ ａ ｍ。
Ｑｂｍのエミッタ即ち接合回路Ｆａ、Ｆｂの出力端は差
動アンプを構成するトランジスタＱｙ。
動アンプを構成するトランジスタＱｙ。
Ｑｘのペースにそれぞれ接合されている。
Ｑａｘ・−・・ＱａｍおよびＱ ｂ １．−＝ Ｑｂ
（ｍ−１）のコレクタは電圧源Ｖｃｃに接続され＋Ｑ”
のコレクタはトランジスタリフのエミッタに接続され、
Ｑ７のコレクタは出力端子Ｐｘに接続され、またＱ ｂ
ｍのコレクタは出力端子ＰＹに接続されている。セし
てＱｙのコレクタは接合回路Ｆｂのトランジスタのエミ
ッタ（Ｑｂｍのエミッタ）に接続されている。尚、Ｑ７
のペースはバイアス電源ｖＢ〕に接続されている。
（ｍ−１）のコレクタは電圧源Ｖｃｃに接続され＋Ｑ”
のコレクタはトランジスタリフのエミッタに接続され、
Ｑ７のコレクタは出力端子Ｐｘに接続され、またＱ ｂ
ｍのコレクタは出力端子ＰＹに接続されている。セし
てＱｙのコレクタは接合回路Ｆｂのトランジスタのエミ
ッタ（Ｑｂｍのエミッタ）に接続されている。尚、Ｑ７
のペースはバイアス電源ｖＢ〕に接続されている。
また端子Ｐａｌ・・・・Ｐａｍ、Ｐｂｌ・・・・Ｐｂｍ
は各トランジスタＱａｌ・・・・Ｑａｍ、Ｑｈｌ・・・
・Ｑ ｂ ｍのエミッタに接続した電流供給端子であり
、端子ＰＯはＱｘ、Ｑｙの共通エミッタに接続した電流
供給端子である。
は各トランジスタＱａｌ・・・・Ｑａｍ、Ｑｈｌ・・・
・Ｑ ｂ ｍのエミッタに接続した電流供給端子であり
、端子ＰＯはＱｘ、Ｑｙの共通エミッタに接続した電流
供給端子である。
第１図の回路を同一の半導体チップに構成すると各トラ
ンジスタは近似した特性に作ることができるから各トラ
ンジスタに（３）式が適用できる。
ンジスタは近似した特性に作ることができるから各トラ
ンジスタに（３）式が適用できる。
第１図から次の各条件式が成立する。ただしトランジス
タＱ７の存在については便宜上者えず、また各トランジ
スタのβは大きく、トランジスタのベース電流が無視で
きるものとする。
タＱ７の存在については便宜上者えず、また各トランジ
スタのβは大きく、トランジスタのベース電流が無視で
きるものとする。
またここで端子Ｐｂｍには電流供給がないものとする。
ＶＢ １−（ＶＦａｌ−）−＝＋ＶＦａｍ） 二Ｖ’Ｆ
Ｙ＝ｖＢｌ−（ＶＦ’ｂ１＋−＋ＶＦｂｍ）−ＶＴＰｘ
・・・・ （８） （８）式を整理すると。
Ｙ＝ｖＢｌ−（ＶＦ’ｂ１＋−＋ＶＦｂｍ）−ＶＴＰｘ
・・・・ （８） （８）式を整理すると。
ＶＦａｌ＋・ ＋ＶＦａｍ＋ｖＦＹ＝ＶＦｂコ十−・＋
ＶＦｂｒｎ＋Ｖｙｘ −−−−（９）（９）式を（
３）式に代入すると次のようＫなる。
ＶＦｂｒｎ＋Ｖｙｘ −−−−（９）（９）式を（
３）式に代入すると次のようＫなる。
Ｉａｌ＊−・−＊ＩａｍｓＩＹ＝Ｉ））ｌａ−・−＊Ｉ
ｂｍａＩＸ ・（１０）（７）式と（１０）式を用いる
と。
ｂｍａＩＸ ・（１０）（７）式と（１０）式を用いる
と。
Ｉｂ］−・−Ｉｂ（ｍ−１） Ｉｐｂ］−・−Ｉｐｂ
（ｍ−１） （１１）Ｉｐｙ＝Ｉｐｏ−Ｉｐｘ
−（１２）（＋１）、 （１２）式は互に逆
相の関係にあって一般の差動アンプの差動出力として利
用することができる。
（ｍ−１） （１１）Ｉｐｙ＝Ｉｐｏ−Ｉｐｘ
−（１２）（＋１）、 （１２）式は互に逆
相の関係にあって一般の差動アンプの差動出力として利
用することができる。
（１１）式において右辺の端子電流の項を入力電流（入
力信号）と固定電流（バイアス）のいずれかに選択する
ことによって種々の電流変換関数を容易につくることが
できる。
力信号）と固定電流（バイアス）のいずれかに選択する
ことによって種々の電流変換関数を容易につくることが
できる。
（Ａ）〜（Ｆ） Ｋその例を述べる。
（Ａ）１分子の項の１つが入力（例えばｌＰａ１）のと
き ｌＰｈ１・・・・ＩＰｂ（ｒｒ？−１）・・・・（１３
） これは線形な電流変換関数である。Ｋｌ〉１ならＰ１２
１蕩回路、Ｑ（Ｋｌ（１なら減衰回路。
き ｌＰｈ１・・・・ＩＰｂ（ｒｒ？−１）・・・・（１３
） これは線形な電流変換関数である。Ｋｌ〉１ならＰ１２
１蕩回路、Ｑ（Ｋｌ（１なら減衰回路。
Ｋ１＝１なら１：１の電流変換回路となる。
（Ｂ）１分子の項の２つ以上が入力（例えばｌＰａ１．
ｌＰａ２）のとき Ｉｐｂｘ ＊−・・ＩＰｂ（ｍ−１） ・・・・（１４） これは掛算（積）の関数であり、に２＝１なら完全な積
の出力となる。
ｌＰａ２）のとき Ｉｐｂｘ ＊−・・ＩＰｂ（ｍ−１） ・・・・（１４） これは掛算（積）の関数であり、に２＝１なら完全な積
の出力となる。
（Ｃ）９分子の項の１つと分母の項の１つが人力（例え
ばＩｐａｌ、Ｉｐｈ］）のとき これは、湧葦（商）の関数であり、に３＝１のとき完全
な商の出力となる。
ばＩｐａｌ、Ｉｐｈ］）のとき これは、湧葦（商）の関数であり、に３＝１のとき完全
な商の出力となる。
（Ｂ）、（Ｃ）はまた１つの入力を入力信号、他の入力
を利得制御信号として用いる応用ができる。
を利得制御信号として用いる応用ができる。
一般に分子・分母に入力信号の項な含めば、 Ｉｘは積
と商の組み合せた１４数をつくることが出来る。例えば
論理回路に用いて、 ＩＰａｎ、 ｌＰｂｎがゝゝ０
＃□１＃の入力信号とすればＩＰａｎ人力に対してはＡ
ＮＤ回路、ｌＰｂｎ入力に対してはＮＡＮＤＡＮＤ回路
用いることができる。
と商の組み合せた１４数をつくることが出来る。例えば
論理回路に用いて、 ＩＰａｎ、 ｌＰｂｎがゝゝ０
＃□１＃の入力信号とすればＩＰａｎ人力に対してはＡ
ＮＤ回路、ｌＰｂｎ入力に対してはＮＡＮＤＡＮＤ回路
用いることができる。
（Ｄ）２分子の項がｎ Ｉ ＩＩＩの入力でありかつｎ
１個の入力が等しく（例えばＩｐａｘ＝Ｉｐａ２＝・・
・・＝ＩＰａｎｘ入分母の項に０２個の入力がありかつ
ｎ２個の入力が等しい（例えばＩｐｂ１＝Ｉｐｂ２＝−
・−・＝＝ＩＰｂｎ２） とき・・・・（１６） これはべき関数である。もしＩｐａ］＝Ｉｐｂ］ならＩ
ｘ＝に４（Ｉｐａｌ）ｎ１ｎ２ −・−・（
１７）ｎｌ）ｎ２なら（ｎｌ−ｎ２）乗の変換関数、ｎ
ｌ（ｎ２なら（ｎ２−ｎｌ）乗の変換関数の逆数関数と
なる。
１個の入力が等しく（例えばＩｐａｘ＝Ｉｐａ２＝・・
・・＝ＩＰａｎｘ入分母の項に０２個の入力がありかつ
ｎ２個の入力が等しい（例えばＩｐｂ１＝Ｉｐｂ２＝−
・−・＝＝ＩＰｂｎ２） とき・・・・（１６） これはべき関数である。もしＩｐａ］＝Ｉｐｂ］ならＩ
ｘ＝に４（Ｉｐａｌ）ｎ１ｎ２ −・−・（
１７）ｎｌ）ｎ２なら（ｎｌ−ｎ２）乗の変換関数、ｎ
ｌ（ｎ２なら（ｎ２−ｎｌ）乗の変換関数の逆数関数と
なる。
（Ｅ）、（Ｄ）において分子のみ入力とすれば（ｎ２＝
０に相当） ＩＰｂｌ・・・・・・・・・・・・Ｉｐｂｍこれはｎ１
乗の変換関数となる。
０に相当） ＩＰｂｌ・・・・・・・・・・・・Ｉｐｂｍこれはｎ１
乗の変換関数となる。
（Ｆ） 、 （Ｄ） において分母のみに入力とすれ
ば（ｎｘ＝ｏに相当） ・・・・（１９） これはり２乗の逆数変換関数となる。
ば（ｎｘ＝ｏに相当） ・・・・（１９） これはり２乗の逆数変換関数となる。
以上のように２図は種々の変換関数を簡単につ（ること
ができる。
ができる。
このような特性を得ることのできる第１図において（１
１）式のような関数を得るにはＩｙに比例した電流がＦ
ｂの接合の１つ（で流れるようにすることである。これ
はＱｙのコレクタをｑｂｘ〜Ｑ ｂ ｍの中のいずれか
１つのエミッタに接続し接続されたトランジスタの接合
電圧はＩＹに比例する電流つ（流れる構成である。また
逆にＩｘに比例した電流がＱ ａ ｌ〜Ｑ ａ ｍの中
のトラン置することによりｒＱ７とＱｂ］のエミッタ電
位が等しくなり、言いかえればＱｘ、Ｑｙのコレクタ電
位が等しいのでＱＸ、ＱＹのコレクタ・エミッタ間電位
が等しくなってアーリー効果による影響をなくすことが
でき、 ＩＰＸとＩＰＹの対象性が良い特性を得るこ
とができる。
１）式のような関数を得るにはＩｙに比例した電流がＦ
ｂの接合の１つ（で流れるようにすることである。これ
はＱｙのコレクタをｑｂｘ〜Ｑ ｂ ｍの中のいずれか
１つのエミッタに接続し接続されたトランジスタの接合
電圧はＩＹに比例する電流つ（流れる構成である。また
逆にＩｘに比例した電流がＱ ａ ｌ〜Ｑ ａ ｍの中
のトラン置することによりｒＱ７とＱｂ］のエミッタ電
位が等しくなり、言いかえればＱｘ、Ｑｙのコレクタ電
位が等しいのでＱＸ、ＱＹのコレクタ・エミッタ間電位
が等しくなってアーリー効果による影響をなくすことが
でき、 ＩＰＸとＩＰＹの対象性が良い特性を得るこ
とができる。
また接合回路Ｆａ、Ｆｂについて第１図はＮＰＮ形トラ
ンジスタのｍ段の構成として示しているが、他にＰＮＰ
形トランジスタの接合。
ンジスタのｍ段の構成として示しているが、他にＰＮＰ
形トランジスタの接合。
ダイオードの接合（ペース・コレクタ短絡のトランジス
タ）の任意の組合せおよび任意の段数のＦａ、Ｆｂが考
えられる。
タ）の任意の組合せおよび任意の段数のＦａ、Ｆｂが考
えられる。
次に具体的実施例について説明する。
第２図は接合回路Ｆａ、Ｆｂともに１段にしたシンプル
な例である。この場合初段と終段は一つのトランジスタ
で兼ねている。
な例である。この場合初段と終段は一つのトランジスタ
で兼ねている。
第２図（Ａ）において、トランジスタＱａｌのエミッタ
にＱ８のコレクタが接続し、Ｑａのエミッタは抵抗Ｒ，
１を介して基準電位点（アース）に接続している。また
Ｑ８のペースは端子Ｐ３に接続する。ＱｘとＱｙのエミ
ッタにはＱ９のコレクタが接続し、Ｑ９のエミッタは抵
抗Ｒ２を介してアース点に接続し、Ｑ９のペースは端子
Ｐ４に接続する。また端子Ｐｘ、Ｐｙは抵抗負荷Ｒ１３
，Ｒ４を介して電圧源Ｖｃｃに接続する。
にＱ８のコレクタが接続し、Ｑａのエミッタは抵抗Ｒ，
１を介して基準電位点（アース）に接続している。また
Ｑ８のペースは端子Ｐ３に接続する。ＱｘとＱｙのエミ
ッタにはＱ９のコレクタが接続し、Ｑ９のエミッタは抵
抗Ｒ２を介してアース点に接続し、Ｑ９のペースは端子
Ｐ４に接続する。また端子Ｐｘ、Ｐｙは抵抗負荷Ｒ１３
，Ｒ４を介して電圧源Ｖｃｃに接続する。
第２図にあって第１図でのＩｐａｘはＩ８に相当し、Ｉ
ｐｏは工９に相当する。端子Ｐ３゜Ｐ４は所定のバイア
スＶＢ３．ＶＢ４が印加されるものとする。
ｐｏは工９に相当する。端子Ｐ３゜Ｐ４は所定のバイア
スＶＢ３．ＶＢ４が印加されるものとする。
今、端子Ｐ３に直流電圧成分ＥＯ３および交流電圧成分
ΔＥＯ３が印加され、端子Ｐ４に直流電圧成分ＢＯ４が
印加されたものとすると。
ΔＥＯ３が印加され、端子Ｐ４に直流電圧成分ＢＯ４が
印加されたものとすると。
Ｉ ９＝Ｉ Ｏ９＝□ ・・・・・・・・（
２１）（ただしｖ′Ｐ＝ｖＦ８＃ｖ′ＩＰ９とする）Ｉ
ｐｘと工８の関係は第２図（Ｂ）のようになり。
２１）（ただしｖ′Ｐ＝ｖＦ８＃ｖ′ＩＰ９とする）Ｉ
ｐｘと工８の関係は第２図（Ｂ）のようになり。
ＩｏａをＩＯ９に対してどのような値にするかで動作点
が変る。例えば第２図（Ｂ）の３０点。
が変る。例えば第２図（Ｂ）の３０点。
ｂＯ点、ｃｏ点を考える。ａＯＸ、ａＯＹはともにｌ０
８＝ＩＯ９に設定した場合であり。
８＝ＩＯ９に設定した場合であり。
ａｏｘ（Ｉｏａ９． ｌ０９）は出力端子Ｐｘでの動作
点であり、 ａ ＯＹ（ＩＯ９，Ｏ）は出力端子Ｐｙ
での動作点である。交流成分ΔＩｏｓはこれらの点でそ
れぞれ半波の検波作用となる。
点であり、 ａ ＯＹ（ＩＯ９，Ｏ）は出力端子Ｐｙ
での動作点である。交流成分ΔＩｏｓはこれらの点でそ
れぞれ半波の検波作用となる。
ｂＯ点はｌ０８＝１０に設定した場合である。
これは出力端子ＰＫ、ＰＹでの同−動作点罠なっている
。また００点はＩＯ８＜−Ｔ−Ｋ設定した場合である。
。また００点はＩＯ８＜−Ｔ−Ｋ設定した場合である。
出力は。
ＩＰｘ＝Ｉｏ８＋Δ工０８〈ｌ０９・・・・（２２）Ｉ
ＰＹ＝ＩＯ９−（Ｉｏｓ＋Δ工０８） ・・・
・（２３）となる。（２３）式をみると、もしＩＯ９を
可変すると（ＩＯ９−ｌ０８）のＤＣレベル量が変るの
で。
ＰＹ＝ＩＯ９−（Ｉｏｓ＋Δ工０８） ・・・
・（２３）となる。（２３）式をみると、もしＩＯ９を
可変すると（ＩＯ９−ｌ０８）のＤＣレベル量が変るの
で。
端子ＰＹでの出力はレベルシフト可変型でかつ逆相（Ｐ
ｘに対し１対１）を取出すことができる。（２２）式を
見るとＩＯ９を可変することでΔＩｏｓの波形をスライ
スしていくことができる。
ｘに対し１対１）を取出すことができる。（２２）式を
見るとＩＯ９を可変することでΔＩｏｓの波形をスライ
スしていくことができる。
次に端子Ｐ３にＲ０３，端子Ｐ４にＥ０４＋ΔＥＯ４が
印加された場合を考えると。
印加された場合を考えると。
ｌ８＝ＩＯ８，ｌ９＝ＩＯ９＋ΔＩＯ９・・・・（２４
）となる。
）となる。
ＩＰＸ＝ＩＯ８であるから
ＩＰＹ＝ＩＯ９＋Δｌ０９−Ｉｏａ ・−
・・（２５）となり、トランジスタＱ９にて増幅した信
号はＱｙを通って端子Ｐｙに現われ、Ｉｏｓの制御でレ
ベルシフト量を制御できる。このような制御は例えばカ
ラーテレビジョン受像機の輝度信号制御等に応用できる
。
・・（２５）となり、トランジスタＱ９にて増幅した信
号はＱｙを通って端子Ｐｙに現われ、Ｉｏｓの制御でレ
ベルシフト量を制御できる。このような制御は例えばカ
ラーテレビジョン受像機の輝度信号制御等に応用できる
。
一般に互に逆相の関係で同振幅の出力を得る場合、差動
アンプが用いられる。一方２回路の直結の条件から考え
ると差動アンプ入力を前段と直結する場合、差動入力と
して２点間のＤＣバイアスを等しくしなければオフセッ
トが生じ易く、リニアに動作確保が難しい欠点を有して
いる。この点第２図の回路では端子Ｐ３の前段との直結
に際してＶＢ １．端子Ｐ４の電位はダイナミックレン
ジを適当の大きさにとれば独立的に設定でき、直結がし
易い。
アンプが用いられる。一方２回路の直結の条件から考え
ると差動アンプ入力を前段と直結する場合、差動入力と
して２点間のＤＣバイアスを等しくしなければオフセッ
トが生じ易く、リニアに動作確保が難しい欠点を有して
いる。この点第２図の回路では端子Ｐ３の前段との直結
に際してＶＢ １．端子Ｐ４の電位はダイナミックレン
ジを適当の大きさにとれば独立的に設定でき、直結がし
易い。
次に第３図は本発明の他の実施例を示している。この第
３図は＊ Ｑａコ、Ｑａ２をダーリントン接続、Ｑｂｚ
、Ｑｘをダーリントン接続している。Ｑ ａ ２には端
子Ｐａ２が接続し、ＱＸ。
３図は＊ Ｑａコ、Ｑａ２をダーリントン接続、Ｑｂｚ
、Ｑｘをダーリントン接続している。Ｑ ａ ２には端
子Ｐａ２が接続し、ＱＸ。
Ｑｙのエミッタは電流源Ｉｓｏを介してアースしている
。
。
第２図の如く１段の構成の場合、βが充分高いと第２図
（Ｂ）の特性でリミッタのかかるａＯＸ付近の領域で一
点鎖線のように直線性がずれてくることがある。これは
Ｉｘが増加し、Ｉｙが減少してくるとＱｙのコレクタ電
流が減衰していくが、一方でＱｘのベース電流が増加し
て無視できなくなり、Ｉｓを増加してもＱｂｌのエミッ
タ電流は充分に減少しないためである。
（Ｂ）の特性でリミッタのかかるａＯＸ付近の領域で一
点鎖線のように直線性がずれてくることがある。これは
Ｉｘが増加し、Ｉｙが減少してくるとＱｙのコレクタ電
流が減衰していくが、一方でＱｘのベース電流が増加し
て無視できなくなり、Ｉｓを増加してもＱｂｌのエミッ
タ電流は充分に減少しないためである。
第３図は上述のＱｘのペース電流の影響を小さくするこ
とができ、Ｑｘのペース電流はＱｂ２でさらに〆となっ
てＱｂｌのエミッタに流れるのでほとんど影響しない。
とができ、Ｑｘのペース電流はＱｂ２でさらに〆となっ
てＱｂｌのエミッタに流れるのでほとんど影響しない。
第４図は差動電圧入力、差動電流出力の実施例である。
Ｑ ａ １のベースを入力ビンＰ４に接続する。トラン
ジスタＱ］０のベースを入力ビンＰ３に接続し、ＱユＯ
：Ｑａ］のエミッタにそれぞれ電流源ＩＳ２．ＩＳＮを
接続し、エミッタ間にＲ５を接続する。
ジスタＱ］０のベースを入力ビンＰ３に接続し、ＱユＯ
：Ｑａ］のエミッタにそれぞれ電流源ＩＳ２．ＩＳＮを
接続し、エミッタ間にＲ５を接続する。
端子Ｐ３．Ｐ４に入力が次のように加わるものとする。
Ｐ３に Ｂｐ３＝Ｅｏｐ３＋ΔＥＰ３ ・・・・
（２６）Ｐ４に Ｅｐ４＝Ｅｏｐ４＋ΔＦＳＰ４
・・・・（２７）ただしｇｏｐ３． Ｅｏｐ４は直流
電位で、 △Ｅｐ３゜ΔＥＰ４は交流入力である。ここ
ではＥｏｐｓ＝Ｅｏｐ４とする。またｌ５２＝ＩＳ１と
する。凡５を介して直流電流は流れないから次式を得る
。
（２６）Ｐ４に Ｅｐ４＝Ｅｏｐ４＋ΔＦＳＰ４
・・・・（２７）ただしｇｏｐ３． Ｅｏｐ４は直流
電位で、 △Ｅｐ３゜ΔＥＰ４は交流入力である。ここ
ではＥｏｐｓ＝Ｅｏｐ４とする。またｌ５２＝ＩＳ１と
する。凡５を介して直流電流は流れないから次式を得る
。
Ｒ，５
近似的にＶｙ ａ １＃Ｖｐ １ｏとおけるから（２６
）式。
）式。
（２７）式を用いて
したがってＩｓコの交流分はＰ３．Ｐ４間の差入力に比
例したものとなる。
例したものとなる。
次に第５図は接合回路Ｆａ、Ｆｂをｍ ＝ ２ Ｋ選ん
だ掛算回路である。この回路ではＱａ １゜Ｑ ａ ２
のエミッタに端子Ｆａｘ、Ｐａ２を接続し、Ｑｂｚのエ
ミッタに電流源ｌＳｂ２を接続している。
だ掛算回路である。この回路ではＱａ １゜Ｑ ａ ２
のエミッタに端子Ｆａｘ、Ｐａ２を接続し、Ｑｂｚのエ
ミッタに電流源ｌＳｂ２を接続している。
この回路の入出力の特性は次のように与えられる。
この回路は入力の条件としては直流または直流プラス交
流の入力信号に対して掛算回路となるが、交流のみの場
合は掛算成分以外に入力成分が発生する。今、ＩＰａコ
、Ｉｐａｚをとする。Ｉｏｐａｘ、Ｉｏｐａ２は直流分
。
流の入力信号に対して掛算回路となるが、交流のみの場
合は掛算成分以外に入力成分が発生する。今、ＩＰａコ
、Ｉｐａｚをとする。Ｉｏｐａｘ、Ｉｏｐａ２は直流分
。
ΔｌＰａ１．ΔＩｐａ２は交流分とする。（３０）式を
（２９）式に代入すると。
（２９）式に代入すると。
となる。Ｉｏｐａｌ、Ｉｏｐａ２を入力のバイアス値と
すれば、出力は右辺の第２．３．４項となるが、第４項
のみが掛算比例出力であり、第２゜３項は除去する必要
がある。
すれば、出力は右辺の第２．３．４項となるが、第４項
のみが掛算比例出力であり、第２゜３項は除去する必要
がある。
上記第２項、第３項を除去するための実施例を第６図、
第７図に示す。
第７図に示す。
第６図ハＱ ａ １． Ｑ ａ ２のコレクタと端子Ｐ
ｙとを接続して出力端子Ｐｒｏとし、Ｑ７．ＱＭのコレ
クタを電圧源Ｖｃｃに接続したものである。図から ＩＰｙｏ＝ＩｐＹ＋Ｉａ１−１−Ｉｓ２−・（３２）Ｉ
ＰＹは（２つ）式、 （３１）式から、またＩａｌはＩ
ｐａｘでありＩｓ２はＩｐａｚであるから（３２）式は ΔｌＰａ１−ΔｌＰａ２ 一□ ・・・・ （３３）Ｓｂ
２ となる。ここでｌ５ｂ２＝Ｉｏｐａ１＝Ｉｏｐａｚとす
れば（３３）式は １ＰＹＯの交流成分をΔＩｐｙｏとすればとなって交流
掛算出力を得ることができる。
ｙとを接続して出力端子Ｐｒｏとし、Ｑ７．ＱＭのコレ
クタを電圧源Ｖｃｃに接続したものである。図から ＩＰｙｏ＝ＩｐＹ＋Ｉａ１−１−Ｉｓ２−・（３２）Ｉ
ＰＹは（２つ）式、 （３１）式から、またＩａｌはＩ
ｐａｘでありＩｓ２はＩｐａｚであるから（３２）式は ΔｌＰａ１−ΔｌＰａ２ 一□ ・・・・ （３３）Ｓｂ
２ となる。ここでｌ５ｂ２＝Ｉｏｐａ１＝Ｉｏｐａｚとす
れば（３３）式は １ＰＹＯの交流成分をΔＩｐｙｏとすればとなって交流
掛算出力を得ることができる。
第７図は別の交流掛算回路であり＊ Ｑ”＋Ｑａ２ の
コレクタをカレントミラー（Ｑｌｌ。
コレクタをカレントミラー（Ｑｌｌ。
Ｑｌ２）の入力に接続し、出力（Ｑｌ ２のコレクタ）
は端子ＰＫに接続し、Ｑｂ２のコレクタとＰＫの接続点
を出力端子Ｐｘｏとしている。
は端子ＰＫに接続し、Ｑｂ２のコレクタとＰＫの接続点
を出力端子Ｐｘｏとしている。
図からＩＰＫＯは次のようになる。
Ｉｐｘｏ＝Ｉｐｒ−Ｉｘｚ＋ＩｓＭ −−−−
（３６）１１２はＩｐａｌとＩｐａｚの和であるから（
３６）式は（３１）式を用いて ここでｌ５ｂ２＝ＩＯＰａ１．＝ＩＯＰａ２とすれば、
（３７）式となり、Ｐ（０は交流分のみの出力となる
。
（３６）１１２はＩｐａｌとＩｐａｚの和であるから（
３６）式は（３１）式を用いて ここでｌ５ｂ２＝ＩＯＰａ１．＝ＩＯＰａ２とすれば、
（３７）式となり、Ｐ（０は交流分のみの出力となる
。
こうして第６図、第７図のようにＰｘｏ。
ＰＹＯの入力信号に比例した成分を打消すようにすれば
掛算出力を取出すことができる。尚。
掛算出力を取出すことができる。尚。
第６図、第７図以外にも色々とその方法はある。
掛算回路は入力の条件によって、２乗回路や周波数２逓
倍回路へ応用できる。
倍回路へ応用できる。
例えば第６図、第７図でΔＩｐａ］＝＝ｗＩｐａ２とし
て入力すればそれぞれ となって交流信号の２乗回路をつくることかできる。
て入力すればそれぞれ となって交流信号の２乗回路をつくることかできる。
また第５図において入力を
Ｉｐａ］＝Ｉｏｐａ〕＋ΔＩｐａｌ・・・・（４１）Ｉ
ｐａｚ＝Ｉｏｐａｚ−１−ｘＩｐａ２＝Ｉｏｐａｘ−＜
Ｉｐａｌ−・（４２）の条件とすると（２９）式より となって２乗出力を簡単に得ることができる。
ｐａｚ＝Ｉｏｐａｚ−１−ｘＩｐａ２＝Ｉｏｐａｘ−＜
Ｉｐａｌ−・（４２）の条件とすると（２９）式より となって２乗出力を簡単に得ることができる。
尚、 （４１）式、 （４２）式は第８図のように差動
アンプＱｘ３．Ｑｘ４を用いてそのコレクタをそれぞれ
Ｐａｌ、Ｐａ２に接続すれば容易につくることかできる
。
アンプＱｘ３．Ｑｘ４を用いてそのコレクタをそれぞれ
Ｐａｌ、Ｐａ２に接続すれば容易につくることかできる
。
２乗回路はこのほかに第６図、第７図を展開して第９図
、第１０図にすることによっても得ることかできる。
、第１０図にすることによっても得ることかできる。
これらはともにＱ ａ ２をダイオードＤａ２に置き換
えた形である。第９図を用いて ｓＭ ・・・・（４４） Ｉｐｙｏ＝Ｉｓｏ−４Ｐ！−１−工Ｐａ２ｓｂａ ここで２ Ｉ ＯＰ ａ ２＝Ｉ Ｓ ｂ ２ に選べ
ばよって ΔＩ ｐ Ｙ Ｏ＝−−（ΔＩｐａ２） ２ −
・・・ （４７）ｓｂ２ となる。第１０図も同様にして求めることができる。
えた形である。第９図を用いて ｓＭ ・・・・（４４） Ｉｐｙｏ＝Ｉｓｏ−４Ｐ！−１−工Ｐａ２ｓｂａ ここで２ Ｉ ＯＰ ａ ２＝Ｉ Ｓ ｂ ２ に選べ
ばよって ΔＩ ｐ Ｙ Ｏ＝−−（ΔＩｐａ２） ２ −
・・・ （４７）ｓｂ２ となる。第１０図も同様にして求めることができる。
また第６図、第７図の回路において入力条件を交流信号
として互に９０度位相のずれた信号を用いると周波数２
逓倍回路となる。今。
として互に９０度位相のずれた信号を用いると周波数２
逓倍回路となる。今。
ＩＰａｌ＝ＩＯＰａｌ−１−ＩＭＳｓｔｎωｔ
−川（４８）Ｉｐａ２＝ＩｏｐａｌＩｙａ ｃａ１
ωｔ −・（４９）とする。
−川（４８）Ｉｐａ２＝ＩｏｐａｌＩｙａ ｃａ１
ωｔ −・（４９）とする。
ΔＩｐａｌ＝ＩＭｓ ｓｉｎωｔ 、 ΔＩＰａ２＝Ｉ
Ｍｃ ｃｏｓωｔ −（５０）であるから１例えば（５
０）式を（３８）式に代入すれば ＩＭＣ・ＸＭＳ ＝□ｔｈ２ωｔ ・・・・ （５１）ｌ５ｂ２ 上述の互に９０度位相のずれた信号は第１１図のように
して作ることができる。第１１図では入力の一部のみを
示し、Ｆａｘ、Ｐａ２はそれぞれ定電流源工ｓａ１．ｌ
５ａｚを接続し、入力端子Ｐ７とＰａｘの間に抵抗Ｒ５
を、またＰマとＰａ２の間にコンデンサＣ１を介在して
いる。
Ｍｃ ｃｏｓωｔ −（５０）であるから１例えば（５
０）式を（３８）式に代入すれば ＩＭＣ・ＸＭＳ ＝□ｔｈ２ωｔ ・・・・ （５１）ｌ５ｂ２ 上述の互に９０度位相のずれた信号は第１１図のように
して作ることができる。第１１図では入力の一部のみを
示し、Ｆａｘ、Ｐａ２はそれぞれ定電流源工ｓａ１．ｌ
５ａｚを接続し、入力端子Ｐ７とＰａｘの間に抵抗Ｒ５
を、またＰマとＰａ２の間にコンデンサＣ１を介在して
いる。
Ｐ７での交流成分をΔＥ７とすれば
ΔＩ Ｐ ａ １＝−＊ΔＥＩ７
ΔＩｐａｚ＝ｊ ωｃ、 ＊ΔＥｙ
となりΔＩｐａユとΔｌＰａ２は９０度差の信号となる
。
。
また本発明では３乗特性の回路も実現できる。
第１２図は３乗回路を示しくＱａｌ、 Ｄａｚ、 Ｄａ
３）。
３）。
（Ｑｂｌ、 Ｑｂ２． Ｄｂｓ）、 Ｑ ｙ 、 Ｑ
ｘ 、 Ｑ ７と。
ｘ 、 Ｑ ７と。
Ｑａｌ−１，Ｑｂ２−１． ＱＹ−ｘ、 Ｑｘ−１，Ｑ
７−１ の各トランジスタ、およびＩｓｏ、 ｌ５ｂ３
． ｌ５ｏ−１，ｌ５ｂ３−１の電流源、 Ｐａ３．
Ｐｘｌ、 ＰＹ２． Ｐｘｏの端子を有している。図よ
り Ｉａｘ＝Ｉｐａ３ Ｉｐａ３を Ｉｐａｓ＝Ｉｏｐａ：ｙ、＋ΔＩｐａ３
−＝ （５４）とすると出力はＩＰＫＯ＝Ｉａユ＋
ＩＰ’ＸＩ−）−ＩＰＹ２＋□（ΔＩｐａｓ）３・・・
−（５５）（Ｉｓｂｓ）” （５５）式にてΔｌＰａ３． （ΔＩｐａｓ）”の項の
係数が零になる条どトを定めると となる。このとき（５５）式は よってΔＩ Ｐ Ｍ Ｏ＝ −□ −（ΔＩ Ｐ ａ
３ ） ３となり３（Ｉｓｂｓ）３ 乗成分のみが得られる。
７−１ の各トランジスタ、およびＩｓｏ、 ｌ５ｂ３
． ｌ５ｏ−１，ｌ５ｂ３−１の電流源、 Ｐａ３．
Ｐｘｌ、 ＰＹ２． Ｐｘｏの端子を有している。図よ
り Ｉａｘ＝Ｉｐａ３ Ｉｐａ３を Ｉｐａｓ＝Ｉｏｐａ：ｙ、＋ΔＩｐａ３
−＝ （５４）とすると出力はＩＰＫＯ＝Ｉａユ＋
ＩＰ’ＸＩ−）−ＩＰＹ２＋□（ΔＩｐａｓ）３・・・
−（５５）（Ｉｓｂｓ）” （５５）式にてΔｌＰａ３． （ΔＩｐａｓ）”の項の
係数が零になる条どトを定めると となる。このとき（５５）式は よってΔＩ Ｐ Ｍ Ｏ＝ −□ −（ΔＩ Ｐ ａ
３ ） ３となり３（Ｉｓｂｓ）３ 乗成分のみが得られる。
また第１３図は本発明の他の実施例を示すものでＮＰＮ
形トランジスタで構成した変換回路Ｌ１と、ＰＮＰ形ト
ランジスタで構成した変換回路Ｌ２を並列に組合せた回
路であり、（入）はブロック図、（Ｂ）は具体回路、（
Ｃ）は特性を示している。
形トランジスタで構成した変換回路Ｌ１と、ＰＮＰ形ト
ランジスタで構成した変換回路Ｌ２を並列に組合せた回
路であり、（入）はブロック図、（Ｂ）は具体回路、（
Ｃ）は特性を示している。
この回路は端子Ｐｚに印加される入力信号が正のときは
Ｌｌが働き、負のときＬ２が働く回路であるから（Ｃ）
の第１．Ｉ象限に特性を得る。
Ｌｌが働き、負のときＬ２が働く回路であるから（Ｃ）
の第１．Ｉ象限に特性を得る。
動作入力点はＩｐｚ＝Ｑがバイアスとなる。そして正と
負で異なった利得をつ（ることかできる。
負で異なった利得をつ（ることかできる。
また本発明は入力信号条件等の設定によって以上述べた
以外に種々の回路が実現でき、その応用範囲は広い。
以外に種々の回路が実現でき、その応用範囲は広い。
以上述べたように本発明の回路によれば、線形特性が得
られ、リミッタ特性も得られる。また逆相出力（差動形
）を得ることができる。
られ、リミッタ特性も得られる。また逆相出力（差動形
）を得ることができる。
さらに掛算１割算や２乗、３乗等のべき乗特性の回路を
作ることができ１周波数２逓倍回路も作ることができる
。また電流差動入力、電流差動出力も可能であり、その
応用範囲が広い。
作ることができ１周波数２逓倍回路も作ることができる
。また電流差動入力、電流差動出力も可能であり、その
応用範囲が広い。
そしてこれら回路は半導体集積化に適し、温度、素子変
動に安定であり、電流モードのため低電圧化に有利であ
り、微少電流動作が可能で消費電力を少くすることがで
きる。またβに対して安定につ（ることかできる等の効
果がある。
動に安定であり、電流モードのため低電圧化に有利であ
り、微少電流動作が可能で消費電力を少くすることがで
きる。またβに対して安定につ（ることかできる等の効
果がある。
略図と特性図、第３図〜第１２図は他の具体的実施例を
示す回路図、第１３図はさらに他の具体的実施例を示す
ブロック図および回路図とその特性図、第１４図は従来
の電流変換回路を示す回路図である。 Ｆａ、Ｆｂ・・・・接合回路 Ｑａｘ〜Ｑａｍ、 Ｑｂユ〜Ｑｂｍ・・・・接合回路を
成すトランジスタ。 Ｑ７・・・・ トランジスタ。 ＱＸ、ＱＹ・・・・差動アンプを成すトランジスタ。 Ｐａｘ 〜Ｐａｍ、 Ｐｂｘ−Ｐｂｍ、 Ｐｏ・・−・
磁流供給端子。 Ｐｘ、Ｐｙ・・・・出力端子。 Ｉｎｎ・・・・電流源。 ｖＢｌ ・・・・バイアス電源 代理人 弁理士 則 近 憲 佑 同 宇治 弘 １’ａ１ Ｐａｎ Ｉ’（１１’ｂｍ Ｐ
ｂｌ第１図 ｖｃｃ ＰＹ ｐｘ Ｍ２ 第３図 第４図 １１Ｙｌｌｘ 第 ５ 図 ＣＣ 交流ｌｉｔ算 第６図 第７１７１ １’Ｙ ＋へ 第８図 第９図 第１０図 第１１図 ＶＣＣＰ ＩＯ 第１２図 ＩＰＫＯ・ＩＰＴＯ 第１３図
示す回路図、第１３図はさらに他の具体的実施例を示す
ブロック図および回路図とその特性図、第１４図は従来
の電流変換回路を示す回路図である。 Ｆａ、Ｆｂ・・・・接合回路 Ｑａｘ〜Ｑａｍ、 Ｑｂユ〜Ｑｂｍ・・・・接合回路を
成すトランジスタ。 Ｑ７・・・・ トランジスタ。 ＱＸ、ＱＹ・・・・差動アンプを成すトランジスタ。 Ｐａｘ 〜Ｐａｍ、 Ｐｂｘ−Ｐｂｍ、 Ｐｏ・・−・
磁流供給端子。 Ｐｘ、Ｐｙ・・・・出力端子。 Ｉｎｎ・・・・電流源。 ｖＢｌ ・・・・バイアス電源 代理人 弁理士 則 近 憲 佑 同 宇治 弘 １’ａ１ Ｐａｎ Ｉ’（１１’ｂｍ Ｐ
ｂｌ第１図 ｖｃｃ ＰＹ ｐｘ Ｍ２ 第３図 第４図 １１Ｙｌｌｘ 第 ５ 図 ＣＣ 交流ｌｉｔ算 第６図 第７１７１ １’Ｙ ＋へ 第８図 第９図 第１０図 第１１図 ＶＣＣＰ ＩＯ 第１２図 ＩＰＫＯ・ＩＰＴＯ 第１３図
Claims (1)
- 【特許請求の範囲】 エミッタを共通に基準電流端子に接続した第１、第２の
トランジスタを含んで成る差動アンプと、 トランジスタのベース・エミッタ接合もしくはこのベー
ス・エミッタ接合特性と同等のダイオード接合によるｍ
個（ｍ≧１）の半導体接合を有し、ｍ＞１の場合はそれ
らを直列に接続したものであって、少なくとも初段はト
ランジスタのベース・エミッタ接合で成り、その初段の
トランジスタのベースをバイアス電源に接続し、終段の
出力端を前記第１のトランジスタのベースに接続した第
１の接合回路と、 上記第１の接合回路と同様にｍ個（ｍ≧１）の半導体接
合を有しｍ＞１の場合はそれらを直列に接続し、少なく
とも初段はトランジスタのベース・エミッタ接合で成り
、その初段のトランジスタのベースを前記バイアス電源
に接続し、終段の出力端を前記第２のトランジスタのベ
ースに接続した第２の接合回路と、 前記第１のトランジスタのコレクタを前記第２の接合回
路のうちの１つの半導体接合の出力端に接続する手段と
、 ベースを前記バイアス電源に接続し、エミッタを前記第
２のトランジスタのコレクタに接続した第３のトランジ
スタと、 前記第１、第２の接合回路の少なくとも１つの段の半導
体接合の出力端に接続された入力電流供給手段と、 前記第１のトランジスタのコレクタもしくは第３のトラ
ンジスタのコレクタの少なくとも一方につながる線路か
ら出力を取出す手段とを具備して成る電流変換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60289155A JPH0783223B2 (ja) | 1985-12-24 | 1985-12-24 | 電流変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60289155A JPH0783223B2 (ja) | 1985-12-24 | 1985-12-24 | 電流変換回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62149207A true JPS62149207A (ja) | 1987-07-03 |
| JPH0783223B2 JPH0783223B2 (ja) | 1995-09-06 |
Family
ID=17739474
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60289155A Expired - Lifetime JPH0783223B2 (ja) | 1985-12-24 | 1985-12-24 | 電流変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0783223B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005236971A (ja) * | 2004-01-23 | 2005-09-02 | Matsushita Electric Ind Co Ltd | 差動用低雑音バイアス回路及び差動信号処理装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5957508A (ja) * | 1982-09-27 | 1984-04-03 | Sony Corp | 可変電流増幅回路 |
-
1985
- 1985-12-24 JP JP60289155A patent/JPH0783223B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5957508A (ja) * | 1982-09-27 | 1984-04-03 | Sony Corp | 可変電流増幅回路 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005236971A (ja) * | 2004-01-23 | 2005-09-02 | Matsushita Electric Ind Co Ltd | 差動用低雑音バイアス回路及び差動信号処理装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0783223B2 (ja) | 1995-09-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4539529A (en) | Semiconductor amplifier circuit | |
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| JPS62149207A (ja) | 電流変換回路 | |
| JPS5831472A (ja) | 乗算回路 | |
| US6891437B2 (en) | Current amplifier structure | |
| JPS5827411A (ja) | 差動増幅器回路 | |
| JPS60187112A (ja) | 差動増幅器 | |
| JPS62293385A (ja) | 加算増幅器 | |
| US4812734A (en) | Current-mirror arrangement | |
| JPH0527282B2 (ja) | ||
| JPH0425210A (ja) | 出力電圧制御回路 | |
| JPS6142885B2 (ja) | ||
| JPH0346406A (ja) | 可変利得増幅器 | |
| JPS6121857Y2 (ja) | ||
| JPH05299978A (ja) | コンパレータ | |
| JPH01251810A (ja) | 中間周波増幅器 | |
| JPS60134506A (ja) | 差動増幅器 | |
| JPH0461408A (ja) | 差動増幅回路 | |
| JPS6161286B2 (ja) | ||
| JPH08340224A (ja) | 差動増幅回路 | |
| JPS6322150B2 (ja) | ||
| Keonjian | Dc amplifier employing junction-type transistors | |
| JPS63268302A (ja) | レベルシフト回路 | |
| JPS62122321A (ja) | 信号切替え回路 | |
| JPH0533264U (ja) | アナログ掛算器 |