JPS62169465A - 集積回路装置 - Google Patents
集積回路装置Info
- Publication number
- JPS62169465A JPS62169465A JP61012373A JP1237386A JPS62169465A JP S62169465 A JPS62169465 A JP S62169465A JP 61012373 A JP61012373 A JP 61012373A JP 1237386 A JP1237386 A JP 1237386A JP S62169465 A JPS62169465 A JP S62169465A
- Authority
- JP
- Japan
- Prior art keywords
- digital
- circuit
- analog
- signals
- terminals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は集積回路装置に関し、特にアナログ回路とデジ
タル回路とで構成された集積回路装置に関する。
タル回路とで構成された集積回路装置に関する。
従来、この種のアナログ・デジタル混在のＬＳＩとして
は第３図にブロック図で示す様な構成がある。図におい
てアナログ回路２がデジタル回路３に接続されており、
入力端子１はアナログ回路に出力端子４はデジタル回路
に接続されている。従来、この種の回路のテストはアナ
ログ回路とデジタル回路を同時に測定していた。つまシ
、第３図において、入力端子１からアナログ信号を入力
し出力端子４においてデジタル信号出力として測定する
ことでアナログ回路２お工びデジタル回路３の機能をテ
ストしていた。すなわち、アナログ回路とデジタル回路
の機能を包括的に測定していることになる。ここではア
ナログ入力、デジタル出力を考えたが、デジタル入力・
アナログ出力の場合も同様である。
は第３図にブロック図で示す様な構成がある。図におい
てアナログ回路２がデジタル回路３に接続されており、
入力端子１はアナログ回路に出力端子４はデジタル回路
に接続されている。従来、この種の回路のテストはアナ
ログ回路とデジタル回路を同時に測定していた。つまシ
、第３図において、入力端子１からアナログ信号を入力
し出力端子４においてデジタル信号出力として測定する
ことでアナログ回路２お工びデジタル回路３の機能をテ
ストしていた。すなわち、アナログ回路とデジタル回路
の機能を包括的に測定していることになる。ここではア
ナログ入力、デジタル出力を考えたが、デジタル入力・
アナログ出力の場合も同様である。
上述した従来の回路構成のＬＳＩでは、テストをする際
測定テスターはアナログ・デジタル両測定機能が必要と
され、テスターの測定系のアナログ・デジタル両測定の
精度を同時に上げるのは極めて困難でテスターも高価な
ものとなる０ま几実際に測定する場合にも、測定用プロ
グラムは、アナログ回路とデジタル回路とを個Ｓに測定
する場合に比べ複雑なものであった。さらに。
測定テスターはアナログ・デジタル両測定機能が必要と
され、テスターの測定系のアナログ・デジタル両測定の
精度を同時に上げるのは極めて困難でテスターも高価な
ものとなる０ま几実際に測定する場合にも、測定用プロ
グラムは、アナログ回路とデジタル回路とを個Ｓに測定
する場合に比べ複雑なものであった。さらに。
従来の測定法では、諸パラメータの変動によるアナログ
・デジタル混在ＬＳＩ’の特性の差異がアナログ回路に
よるか、デジタル回路によるものなのか判断することが
できず１回路の設計・評価においても不都合であった。
・デジタル混在ＬＳＩ’の特性の差異がアナログ回路に
よるか、デジタル回路によるものなのか判断することが
できず１回路の設計・評価においても不都合であった。
（ｊ’Ｌ！ｊ題点を解決するための手段〕本発明の集積
回路装置は、テスト制御信号にょシ、デジタル回路部と
アナログ回路部とを分離するととも（Ｃデジタル回路部
の与のテストを行なえる手段金有している。
回路装置は、テスト制御信号にょシ、デジタル回路部と
アナログ回路部とを分離するととも（Ｃデジタル回路部
の与のテストを行なえる手段金有している。
以下、本発明について図面を参照して説明する。
第１図は本発明の一実施例を示すブロック図である。通
常の使用時においてはテスト制御信号７は発生されず、
スイッチ５では端子８と９１スイツチ６では端子１１と
１２とが接続されておシ。
常の使用時においてはテスト制御信号７は発生されず、
スイッチ５では端子８と９１スイツチ６では端子１１と
１２とが接続されておシ。
入力端子Ｊに入力きれたアナログ信号はアナログ回路２
どデジタル回路３とを通って出力端子４に出力される。
どデジタル回路３とを通って出力端子４に出力される。
テスト制御信号７が発生すると、スイッチ５では端子８
と１０．スイッチ６では端子１２と１３とが接続され、
この状態で入力端子ｌよシデジタル信号を入力すれば入
力信号はアナログ回路２を通らず、直接デジタル回路３
に入力され、入力信号に応じたデジタル信号が出力端子
４よシ得られる。
と１０．スイッチ６では端子１２と１３とが接続され、
この状態で入力端子ｌよシデジタル信号を入力すれば入
力信号はアナログ回路２を通らず、直接デジタル回路３
に入力され、入力信号に応じたデジタル信号が出力端子
４よシ得られる。
第２図は本発明の他の実施例を示すブロック図である。
通常の使用時においてはテスト制御信号７は発生されず
、スイッチ１４では端子１６と１７とが接続されている
。テスト制御信号７が発生すると、スイッチ１４では端
子１７と１８が接続され、テスト入力端子１５から直接
デジタル回路３にデジタル信号を入力することが出来、
出力端子４に入力されたデジタル信号に応じたデジタル
信号が出力される。
、スイッチ１４では端子１６と１７とが接続されている
。テスト制御信号７が発生すると、スイッチ１４では端
子１７と１８が接続され、テスト入力端子１５から直接
デジタル回路３にデジタル信号を入力することが出来、
出力端子４に入力されたデジタル信号に応じたデジタル
信号が出力される。
以上の説明で明らかなように本発明によれば、テスト時
にデジタル回路をアナログ回路から分離することにより
、デジタル回路の測定を容易にかつ精度よく行なえると
いう効果がある。
にデジタル回路をアナログ回路から分離することにより
、デジタル回路の測定を容易にかつ精度よく行なえると
いう効果がある。
第１図は本発明の一実施例のブロック図１、第２図ｄ５
本発明の他の実施例のブロック図、第３図は従来のアナ
ログ・デジタル混在ＬＳＩのブロック図。 １・・−・・・入力端子、２・山・・アナログ回路、３
・・・・・・デジタル回路、４・・・・・・出力端子、
５，６．１４・・・・・・スイッチ、７・・・・・・テ
スト制御信号、８〜１３゜１６〜１８・・・・・・スイ
ッチ内端子、】５・・・・・・テスト入力端子。 ７テ訃憫慎布ろ ８ ｆ 区 占 ／Ｓデスト入η塙子 第２ 図 第３図
本発明の他の実施例のブロック図、第３図は従来のアナ
ログ・デジタル混在ＬＳＩのブロック図。 １・・−・・・入力端子、２・山・・アナログ回路、３
・・・・・・デジタル回路、４・・・・・・出力端子、
５，６．１４・・・・・・スイッチ、７・・・・・・テ
スト制御信号、８〜１３゜１６〜１８・・・・・・スイ
ッチ内端子、】５・・・・・・テスト入力端子。 ７テ訃憫慎布ろ ８ ｆ 区 占 ／Ｓデスト入η塙子 第２ 図 第３図
Claims (1)
- テスト制御信号によりデジタル回路部とアナログ回路部
とを分離するとともにデジタル回路部のみのテストを行
なえる手段を有することを特徴とする集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61012373A JPS62169465A (ja) | 1986-01-22 | 1986-01-22 | 集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61012373A JPS62169465A (ja) | 1986-01-22 | 1986-01-22 | 集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62169465A true JPS62169465A (ja) | 1987-07-25 |
Family
ID=11803463
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61012373A Pending JPS62169465A (ja) | 1986-01-22 | 1986-01-22 | 集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62169465A (ja) |
-
1986
- 1986-01-22 JP JP61012373A patent/JPS62169465A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3918344B2 (ja) | 半導体試験装置 | |
| JPS645461B2 (ja) | ||
| JPH02189476A (ja) | 電子回路の測定方法 | |
| JPH01129432A (ja) | 集積回路 | |
| KR930006962B1 (ko) | 반도체 시험방법 | |
| JPH0210178A (ja) | 論理回路 | |
| JPH05196699A (ja) | 半導体集積回路 | |
| JPH01210874A (ja) | 半導体装置の検査方法 | |
| JPS6385379A (ja) | 半導体集積回路 | |
| JPS62237367A (ja) | ハイ・インピ−ダンス機能素子を備えた論理回路の測定装置 | |
| JPS60196954A (ja) | 集積回路 | |
| JPH0342560Y2 (ja) | ||
| JPH02118476A (ja) | 半導体集積回路装置 | |
| JPS63255672A (ja) | 回路ブロツクテスト回路 | |
| JPH04208881A (ja) | 半導体集積回路 | |
| JPH01129174A (ja) | 集積回路テスト装置 | |
| JPH0235382A (ja) | 集積回路の検査プログラムの作成方法及び集積回路の検査方法 | |
| JPH0438846A (ja) | 半導体集積回路装置の機能試験方法 | |
| JP2003207550A (ja) | 半導体集積回路の試験方法及び装置 | |
| JP2002243810A (ja) | 半導体装置、およびその検査方法 | |
| JPS5853839A (ja) | 集積回路 | |
| JPS5887856A (ja) | アナログ・デジタル変換器を内蔵する半導体集積回路 | |
| JPH1019989A (ja) | 半導体集積回路及びそれのテスト方法 | |
| JPH04213080A (ja) | 半導体集積回路とその交流特性試験方法 | |
| JPH0593763A (ja) | 電子回路装置の試験方法及び装置 |