JPS6236936A - タイミング抽出回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は９通信線路において９等化された波形からタイ
ミングを抽出するタイばング抽出回路に関する。

〔従来の技術〕

この種のタイミング抽出回路の目的は１等化された信号
波形に対して、正しい識別を行なうためにアイダイアグ
ラムの中央の時点を与えることである。そのため、受信
された符号系列自体の中からタイミング成分を抽出して
いる。特に符号形式がバイポーラの場合は、受信信号を
全波整流すればユニポーラとなり、その結果、輝線スペ
クトラム成分を生じる。従って、第３図に示すように。

従来のタイミング抽出回路は、タイミングクロックを生
成する全波整流回路と、タイミングジッタを除去するだ
めのクリッＡ？回路とから構成されている。第４図は第
３図に示すタイミング抽出回路の各部の波形を示したも
のである。

第３図及び第４図を参照して、上述の全波整流回路は、
演算増幅器９及び１０．抵抗器１５゜１６．１７，１８
．及び１９．電界効果トランジスタ１２及び１３より構
成されている。

入力信号ｅ１が正のとき、ダイオード接続された電界効
果トランジスタ１２には、逆バイアスがかかり、オフ（
ＯＦＦ　）となる。電界効果トランジスタ１２がオフと
なると、第１の演算増幅器９と入力抵抗１５及び帰還抵
抗１６とは９反転形帰還回路を構成する。この場合に抵
抗１５と抵抗１６の値が等１．　＜設定されていると、
利得は−１となり。

その結果、増幅器９の出力は−ｅ１となる。

一方、入力信号ｅｉが正のとき、ダイオード接続された
電界効果トランジスタ１３は順方向バイアスとなり、第
２の演算増幅器１０と入力抵抗１７及び帰還抵抗１９は
９反転形帰還回路を構成し。

この反転形帰還回路の入力信号は−ｅ１となる。ここで
、抵抗１７の値を抵抗１９の値の１／２に、抵抗１８の
値を抵抗１９の値に等しく設定すると。

利得は加算されて−１となり、演算増幅器１０の出力は
ｅｌとなる。

次に入力信号ｅ１が７捷たけ負のときには、電界効果ト
ランジスタ１２は、順方向バイアスとなり。

演算増幅器９の入出力は短絡され、出力は常に零となる
。一方、電界効果トランジスタ１３には逆方向バイアス
がかかり、オフ（ＯＦＦ　）となるため１演算増幅器１
０の利得は、抵抗１８．１９の直によって決まる。前述
したように抵抗１８と抵抗１９の値は９等しく設定され
ているので、演算増幅器１０の利得は−１となり９反転
波形ｅ１が出力される。従って、第４図に示すように、
入力信号ｅ１が正のときは、第２の演算増幅器１０の出
力Ｅ３にはｅｌが出力され、同様にｅｏが負のときも出
力Ｅ３にはｅｌが出力されるので、全波整流波形となる
。

次にクリツノＲ回路は抵抗２０と、バイアスに基準電圧
」−■、。ｆを与えたダイオード接続トランジスタ１４
と、・マッファ１１で構成される。第２の演算増幅器１
０の出力Ｅ３の電圧が基準電圧子■ｒ８ｆ以−にの場合
はダイオード接続トランジスタ１４はオフ（ＯＦＦ　）
であるから、第２の演算増幅器１０の出力Ｅ３の電圧が
バッファ１１の出力ｅ。に現われる。

一方、第２の演算増幅器１０の出力Ｅ３の電圧が基準電
圧子Ｖｒｅｆ以下の場合は、ダイオード接続トランジス
タ１４がオン（ＯＮ　）となり、その結果バッファ１１
の入力電圧が＋ｖｒｅｆとなり、この＋Ｖ、。ｆがバッ
ファ１１の出力ｅ。に現われる。このようにしてクリッ
・ぐは基準電圧■ｒｅｆ以上の波形のみを出力する。

このように、第３図に示す従来例のタイミング抽出回路
は第４図に示すように入力信号ｅｉの全波整流波形Ｅ３
を生成し９次に＋ｖｒ８ｆでクリップして、出力ｅ。を
得ている。

〔発明が解決しようとする問題点〕

ところが上述した従来のタイミング抽出回路は抵抗が多
いから、ＭＯ８ＬＳＩ上で実現する場合、占有面積が犬
きくなるという問題点がある。

また、電界効果トランジスタの閾値電圧は、不純物の注
入密度力ど製造プロセスに依存する。そのためＬＳＩの
ザンゾルによって閾値電圧にばらつきが生じ、基準電圧
ｖｒ８ｆが一定であっても、クリップレベルが各ＬＳＩ
によって異なってしまうという問題点がある。

〔問題点を解決するための手段〕

本発明は演算増幅器と、一端が該演算増幅器の第１の入
力に接続され、他端に入力信号が入力される〆第１の容
量と、一端が前記演算増幅器の第２の入力に接続され、
他端に前記入力信号が入力される／第２の容量と、一端
が前記演算増幅器の゛出力に接続され、他端が前記演算
増幅器の第１の入力に接続された第３の容量と、前記入
力信号と第１の基準電圧とを比較する第１の比較器と、
前記入力信号と第２の基準電圧とを比較する第２の比較
器と、前記第１の比較器の出力を制御信号とし、一端が
接地され、他端が前記演算増幅器の第２の入力に接続さ
れた第１のアナログスイッチと１前記第２の比較器の出
力を制御出力とし、前記第３の容量に並列接続された第
２のアナログスイッチとから構成され、前記演算増幅器
の出力よりタンク回路駆動信号を得るようにしたことを
特徴とするタイミング抽出回路である。

〔実施例〕

次に本発明について１図面を参照して説明する。

第一図は１本発明によるタイミング抽出回路の一実施例
である。第２図は、入力信号ｅｉ　ｌスイッチ制御信号
Ｅｌ、及びＥ２．出力信号ｅ。の波形を示す図である。

第１図及び第２図を参照して、１は演算増幅器。

２及び３は比較器、４及び５はアナログスイッチ。

６．７及び８は容量であり、Ｅｌ　、Ｅ２はスイッチ制
御信号、＋ｖｒｅｆは正の基準電圧、　−Ｖｒ８ｆは負
の基準電圧、　ｅｉは入力信号＋　ｅｏは出力信号を示
す０ 上述のタイミング抽出回路の出力状態は、入力信号ｅ１
のレベルによって次の３状態に分けられる。

（１）入力信号ｅ１が正の基準電圧＋ｖｒ８ｆ以下であ
って負の基準電圧−ｖｒ８ｆ以上の場合、（２）正の基
準電圧子Ｖｒｅｆより高い場合、（３）負の基準電圧−
Ｖｒ８ｆより低い場合である。

まず、　（１）−Ｖｒ８ｆ≦ｅ１≦十■ｒｅｆの場合、
比較器２からのスイッチ制御信号Ｅ１は、アナログスイ
ッチ５をオン（ＯＮ）とする。従って、演算増幅器１の
非反転入力が接地される。一方、比較器３からのスイッ
チ制御信号Ｅ２はアナログスイッチ４をオン（ＯＮ）と
する。従って、演算増幅器１は全帰還となる。その結果
、演算増幅器１の出力信号ｅｏは常に零となる。

次に＋　（２）　ｅ　１　＞　＋　Ｖｒｅ　ｆの場合、
比較器２は。

ｅｉ〉＋ｖｒ８ｆと判定し、比較器２からのスイッチ制
御信号Ｅ１は、アナログスイッチ５をオフ（ＯＦＦ）と
する。一方、比較器３は、ｅｉ〉−ｖｒｅｆと判定し。

比較器３からのスイッチ制御信号Ｅ２は、アナログスイ
ッチ４をオン（ＯＮ）とする。この時容量７には、入力
信号ｅ１が正の基準電圧＋Ｖｒ８ｆに等しい状態で電荷
が蓄積されている。従って利得１の非反転回路となった
演算増幅器１の出力信号ｅ。

はｅｉ　　（十ｖｒｅｆ　）のイ直となる。

最後に＊　（３）　ｅｉ　＜　　”ｒｅｆ　の場合、比
較器２からのスイッチ制御信号Ｅ１はアナログスイッチ
５をオン（ＯＮ）として、演算増幅器１の非反転入力が
接地される。一方、に！、較器３のスイッチ制御信号Ｅ
２はアナログスイッチ４をオフ（ＯＦＦ　）として。

その結果、演算増幅器１は反転帰還回路の構成となる。

演算増幅器１からの出力の位相は反転し。

容量６と容量８の比で決まる利得をもつ。この時容量６
には、入力信号ｅｉが負の基準電圧−ｖｒｅｆに等しい
状態で電荷が蓄積されている。従って、演算増幅器１の
反転入力には、　ｌ　ｅｔ　−（−ｖｒｅｆ）　ｌの値
が加わる。この時、容量６と容量８の値が等しく設定さ
れていると、演算増幅器１の利得は−１となり、出力信
号ｅ。には入力信号ｅｉから負の基準電圧−ｖｒ８ｆを
引いた電圧の絶対値が現われる。

従って第２図に示すように、入力信号ｅ１が正の基準電
圧＋ｖｒｅｆ以上のときには＋　十ｖｒｅｆでクリップ
されて、出力信号ｅ。とじて、入力信号もの正の基準電
圧＋ｖｒｅｆ以上の信号が得られ、入力信号ｅ１が負の
基準電圧−ｖｒｅｆ以下のときには。

ｌ−■ｒｅｆｌでクリップされて、出力信号ｅ。には。

入力信号ｅ１の負の基準電圧−■ｒ８ｆ以下の信号が反
転して現われることになる。

〔発明の効果〕

以上説明したように本発明によるタイミング抽出回路で
は、容量、アナログスイッチ、及び比較器を用いている
から、従来のように電界効果トランジスタの閾値の影響
を直接うけることがない。

よって、従来のタイミング抽出回路に比べて精度が高い
。さらに、抵抗器を用いていないから、従来のタイミン
グ抽出回路に比べて占有面積を小さくすることができる
という効果がある。

【図面の簡単な説明】

第１図は本発明によるタイミング抽出回路の一実施例を
示す回路図、第２図は第１図の各部の波形を示す図、第
３図は従来のタイミング抽出回路を示す回路図、第４図
は第３図の各部の波形を示す図である。 １・・・演算増幅器、２，３・・・比較器、４，５・・
・アナログスイッチ、６〜８・・・容量、９．１０・・
・演算増幅器、１１・・バッファアンプ、１２〜１４・
・・電界効果トランジスタ、１６〜２０・・・抵抗器。 第１図 第２図

Claims (1)

【特許請求の範囲】
1. １、演算増幅器と、一端が該演算増幅器の第１の入力に
   接続され、他端に入力信号が入力される第１の容量と、
   一端が前記演算増幅器の第２の入力に接続され、他端に
   前記入力信号が入力される第２の容量と、一端が前記演
   算増幅器の出力に接続され、他端が前記演算増幅器の第
   １の入力に接続された第３の容量と、前記入力信号と第
   １の基準電圧とを比較する第１の比較器と、前記入力信
   号と第２の基準電圧とを比較する第２の比較器と、前記
   第１の比較器の出力を制御信号とし、一端が接地され、
   他端が前記演算増幅器の第２の入力に接続された第１の
   アナログスイッチと、前記第２の比較器の出力を制御信
   号とし、前記第３の容量に並列接続された第２のアナロ
   グスイッチとから構成され、前記演算増幅器の出力より
   タンク回路駆動信号を得るようにしたことを特徴とする
   タイミング抽出回路。