JPS6254476A - 横形電界効果トランジスタ及びその製法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、横形電界効果トランジスタ及びぞの￥Ｊ法に
関する。

従来の技術 横形電界効果トランジスタとして、従来、第５図を伴な
って次に述べる構成を有覆るものが提案されている。

寸なわら、例えばＧａＡｓでなる半絶縁性基板または半
絶縁性層（以下簡単のため、単に半絶縁性基板と称する
）１上に、例えばＧａＡｓでなり且つｎ型またはρ型を
有する半導体層２が形成されている。

そして、その半導体層２に、その上面側においで、その
幅方向に、ぞの幅を横切って延長している）さ１３が形
成されている。

また、半導体層２上に、１１４３の底面１３ｃｆにおい
て、：：ｉＳ　３の延長方向に、その良さの全域に口っ
て延長しているゲート電極４が、半導体層２との間でシ
ョットキ接合５を形成するようにｆｌされている。この
場合、ゲート電極４の相対向する側面１４ａ及び１／ｌ
ｂが、溝　３の相対向り゛る側面１３ａ及び１３ｂと空
隙８　ａ及び８ｂを介して対向している。

さらに、半導体層２上に、）δ３を挟んだ両位置におい
て、ソース電極６及びドレイン電極７がＡ〜ルミツク（
＝ｊされている。

以上が、従来提案されている横形電界効果トランジスタ
の一例構成である。

このような構成を有する横形電界効果トランジスタによ
れば、ソース電極６及びドレイン電極７間に、ｌｉ荷（
図示Ｕず）を通じて所要の電源を接続した状態で、ソー
ス電極６及びゲート電極４間に制御電圧を印加させるこ
とによって、ショッ１−４−接合５から半絶縁性基板１
側に拡がる空乏層の拡がりを制御させることができる。

従って、ソース電８ｉ６及びゲート電極４間に印加する
制御電圧を制御させることによって、負荷に供給される
電流をオン・オフ制御させることができる、という電界
効果トランジスタとしての機能が得られる。

また、第５図に示す従来の横形電界効果トランジスタの
場合、半導体層２に満３が形成され、そして、ゲート電
極４が、半導体層２に、その！Ｍ　３の底面８上におい
て、半導体層２との間でショットキ接合５を形成するよ
うに付されているので、半導体層２のショク１−キ接合
５下の領域の厚さが、他の領域に比しＲ’Ｊい。このた
め、上述した制御電圧の低い閾値にＪ：って負荷に供給
される電流をオフにすることができる、という特徴を有
する。

また、従来、第６図を伴なって次に述べる１７ｉ成を有
する横形電界効果トランジスタ６提案されている。

第６図において、第５図との対応部分には同一符号をｆ
′ｊシて詳細説明を省略する。

第６図に示す従来の横形電界効果トランジスタは、第５
図で上述した従来の横形電界効果トランジスタにおいて
、そのゲート電極４が、半導体層２に、満３の底面１３
Ｃ上において、ショットキ接合５を形成するように付さ
れているのに代え、崖導体層２に、ゲート電極４下にお
いて、半導体層２とは逆の導電型を右ヅる半導体領域８
が形成され、そして、その半導体領域８に、ゲート電極
４が、Ａ−ミックにｌ”Ｊされていることを除いて、第
５図で上述した従来の横形電界効果トランジスタの場合
と同様の構成を有する。

以上が、従来提案されている横形電界効果トランジスタ
の他の例の構成である。

このような構成を有する横形電界効果トランジスタによ
れば、それが、上述した事項を除いて、第５図で上述し
たと同様の構成をｔｊシ、そして、ソース電極６及びゲ
ート電極４間に制御電圧を印加させることによって、半
導体層２と゛ｒ導体領域８との間のｐｎ接合９から半絶
縁性基板１側に拡がる空乏層の拡がりを制御することが
できるので、訂ｍ説明は省略ηるが、第５図で上述した
従来の横形電界効果トランジスタの場合と同様に電界効
果トランジスタとしての機能が？９られる。

また、第６図に示ず従来の横形電界効果トランジスタの
場合、半導体層２に満３が形成され、そして、？１′１
体鎖ＷＪ、８が、半導体層２内に、その溝３下の領域に
おいで、満３の底面１３ｃから、半導体ＶＪ２との間で
ｐｎ接合９を形成するように、形成され、そして、その
半導体領域８に、ゲート電ＶＭ４がオーミックに付され
ているので、半導体層２のｐｎ接合９下の領域の厚さが
、他の領域に比し薄い。このため、第５図で上述した従
来の横形電界効果トランジスタの場合と同様に、制御ｌ
電圧の低いｒＪｊＪ（ｉｒｉによって、負荷に供給され
る電流をＡ）にすることができる、という特徴を有する
。

発明が解決しＪ：うとする間歇Ｉｔ’ｌｌ第５図で」−
述した従来の横形電界効果トランジスタの場合、ゲート
電極４が、実際−し、半導体層２に、マスク層を用いて
満３を形成して後、他のマスク層を用いて形成されるこ
とから、グー１−電極４の長さくソース電極６及びドレ
イン電極７を結ぶ方向の長さ）を、十分小にするのに一
定の限度を右している。

このため、ショツ１〜ギ接合５ににる横形電界効果トラ
ンジスタのグー１へ容品を、−１分小に覆るのに一定の
限度を有していた。

また、第５図で上述した従来の横形電界効果トランジス
タの場合、ｔＭ　３が、上述したところから明らかなよ
うに、実際上、その溝３を形成して後、ゲート電極４を
形成することを考慮して形成されることから、その長さ
くソース？［２極６及びドレイン電極７を結ぶ方向の長
さ）を、十分小にするのに一定の限度を有していた。

このため、ソース電極６から、半導体層２のショットキ
接合５下の領域までの距離を、十分小にするのに一定の
限度を有し、このため、横形電界効果トランジスタのソ
ース・ゲート間抵抗を十分小にするのに一定の限１哀を
右し、従って、横形電界効果トランジスタの相互コンダ
クタンスを十分大にするのに一定の限度を有していた。

Ｊ、って、第５図で上述した従来の横形電界効果ｌ・ラ
ンリスタの場合、高周波利ｉｑ特性が１−分満足しくｑ
るｂのとして良好に（ｑられない、という欠点を右して
いた。

また、第６図で上述した従来の横形電界効果トランジス
タの場合、半導体領域８が、実際上、半導体層２にマス
ク層を用いて溝３を形成して（す、他のマスク層を用い
て形成され、また、半導体領域８が形成されて後に、マ
スク層を用いてゲート電極４が形成されることから、半
導体層ＩＩ！！８の長さ（ソース電極６及びドレイン電
極７を結ぶ方向の長さ）を、十分小にするのに−定の限
度を有していた。

このため、ｐｎ接合９にＪ、る横形電界効果トランジス
タのゲート容はを、第５図で上）ホした従来の横形電界
効果トランジスタの場合と同様に、十分率にするのに一
定の限度を有しでいた。

また、第６図で上述した従来の横形電界効果トランジス
タの場合、溝３が、上述したところから明らかなＪ、う
に、実際上、それを形成して後半導体領域８を形成する
ことを考慮して、形成されることから、その長ざ（ソー
ス電極６及びドレイン電極７を結ぶ／ｊ向の長さ）を十
分率にするのに一定の限度を有していた。

このため、ソース電極６から、￥−導体層２のｐｎ接合
９下の領域までの距離を、十分率にするのに一定の限度
を有し、このため、第５図ひ上述した従来の横形電界効
果トランジスタの場合と同様に、横形電界効果トランジ
スタのソース・ゲート聞抵抗を十分率にするのに一定の
限度を有し、従って、第５図で上）ホした従来の横形電
界効果トランジスタの場合と同様に、横形電界効果トラ
ンジスタの相ｎコンダクタンスを十分大にするのに一定
の限１αを有していた。

よって、第６図で、上述した従来の場合も、第５図で上
述した従来の横形電界効果トランジスタの場合と同様に
、高周波利ｔｑ特性が十分満足し得るしのとして良好に
１９られ（６い、という欠点を右していた。

問題を解決覆るだめの手段 よって、本発明は、上述した従来の横形電界効果トラン
ジスタの欠点のない、新規な横形電界効果トランジスタ
及びその製法を提案せんとするものである。

本願第１番目の発明による横形電界効果トランジスタ（
ま、第５図及び第６図で上述した従来の横形電界効果ト
ランジスタの場合と同様に、半絶縁性基板または半絶縁
性層上に、ｐ型またはｐ型の半導体層が形成され、その
半導体層に、その幅方向に延長している溝が形成され、
上記半導体層上に、上記溝の底面上において、上記溝の
延長方向に延長しているグー１−電極が付され、上記半
導体層上に、上記溝を挟んだ両位置において、ソース電
極及びドレイン電極が付されている、という構成を有す
る。

しかしながら、本願第１番目の発明による横形電界効果
トランジスタは、上述した構成において、上記溝の上記
ソース電極及びドレイン電極側の内側面上に、上記溝の
底面上まで延長している第１及び第２の絶縁膜が形成さ
れ、−Ｖ記グート電極の上記ソース電極及びドレイン電
極側の側面が、上記第１及び第２の絶縁膜とそれぞれ連
接している、という構成を有する。

また、本願第２番目の発明にＪ：る（異形電界効果］ヘ
ランリスタの製法は、半絶縁性基板または半絶縁性層上
に、ｐ型またはｐ型を有する半導体層を形成する工程と
、その半導体層上に、その幅方向に１１１ｍしている窓
を有するマスク層を形成する工程と、上記半導体層に対
する上記マスク層をマスクとするエツチング処理ににっ
て、上記半導体層に、その幅方向に延長している溝を形
成する工程と、上記溝の相対向する内側面上に、上記溝
の底面上まで延長している第１及び第２の絶縁膜を形成
する工程と、上記溝内に、上記第１及び第２の絶縁膜に
連接しているグー］・電極を形成する工程と、上記半導
体層上に、」−配溝を挟んだ両位置において、ソース電
極及びドレイン電極を形成する工程とを含んで、本願第
１番目の発明による横形電界効果］・ランジスクを’Ｆ
に々する。

作用・効果 本願第１番目の発明による横形電界効果１−ランジスタ
によれば、それが、第５図及び第６図で上述した従来の
横形電界効果トランジスタの構成においで、上記半導体
層に形成されている上記溝の上記ソース電極及びドレイ
ン電極側の内側面上に、上記溝の底面上まで延長してい
る第１及び第２の絶縁膜が形成され、そして、ゲート電
極の上記ソース電極及びドレイン電極側の側面が上記第
１及び第２の絶縁膜とそれぞれ連接していることを除い
て、第５図及び第６図で上述した従来の横形電界効果ト
ランジスタと同様の構成を有する。

このため、第５図及び第６図で上）ホした従来の横形電
界効果トランジスタの場合と同様に、ソース電極及びド
レイン電極間に、４荷を通じて所要の電源を接続した状
態で、ソース電極及びゲート電極間に制御電圧を印加さ
せることによって、負荷に供給される電流をＡン・オフ
制御させることができる、という電界効果トランジスタ
としての機能が得られる。

また、本願第１番目の発明による横形電界効果）−ラン
ジスタによれば、半導体層に溝が形成され、そして、そ
の半導体層に、その溝の底面上において、ゲート電極が
付されているので、第５図及び第６図で上述した従来の
横形電界効果トランジスタの場合と同様に、上述した制
御電圧の低い閾値によって、負荷に供給される電流をオ
フにすることができる。

さらに、本願第１番目の発明よる横形電界効果トランジ
スタによれば、上述した本願第２番目の発明による横形
電界効果トランジスタの製法からも明らかなように、ゲ
ート電極が、半導体層に満を形成して後形成されるが、
ゲート電極は、上記溝の相対向する内側面上に予め形成
されている第７及び第２の絶縁膜に連接して形成される
ことから、溝及びゲート電極の長さ（ソース電極及びド
レインｆｆ電極を結ぶ方向の長さ）の双Ｉノを、第５図
及び第６図で上述した従来の横形電界効果トランジスタ
の場合に比し、格段的に短くすることができる。また、
溝の長さを十分短くすることができることがら、ソース
電極から、半導体層のゲート電極下の領域までの距離を
、第５図及び第６図で上述した従来の横形電界効果トラ
ンジスタの場合に比し、格段的に短くすることができ、
このため、横形電界効果トランジスタのソース・ゲート
間抵抗を、第５図及び第６図で上述した従来の横形電界
効果トランジスタの場合に比し十分小にすることかでき
る。

従って、横形電界効果トランジスタのゲート容ａを、第
５図及び第６図で上述した従来の横形電界効果１−ラン
ジスタの場合に比し、格段的に小にすることがでさると
どしに、横形電界効果トランジスタの相互コンダクタン
スを、第５図及び第６図で上述した従来の横形電界効果
トランジスタの場合に比し格段的に人にすることができ
る。

以」このことから、本願第１番目の発明による横形電界
効果１−ランジスタによれば、第５図及び第６図で上述
した従来の横形電界効果トランジスタに比し、格段的に
良好な高周波利１ｑ特性を早する。

また、本願第２番目の発明による横形電界効果トランジ
スタの製法によれば、上述した優れた特徴を有する横形
電界効果トランジスタを容易に製造することができる。

まず、第１図を伴なって、本願第１番目の発明による横
形電界効果トランジスタの第１の実施例を述べよう。

第１図において、第５図との対応部分には同−符）−）
を付して詳細説明は省略する。

第１図に示ず本願第１番目の発明にＪ：る横形電界効果
トランジスタは、第５図で上述した従来の横形電界効果
トランジスタの構造において、その満３のソース電極６
及びドレイン電極７側の内側面１３ａ及び１３ｂ上に、
満３の底面１３Ｃ上まで延長している、例えば５１０２
でなる絶縁膜２１及び２２がそれぞれ形成され、そして
、ゲート電極４のソース電極６及びドレイン電極７側の
側面１４ａ及び１４ｂが、絶縁膜２１及び２２にそれぞ
れ連接していることを除いて、第５図で上述した従来の
横形電界効果ト・ランジスタと同様の構成を有する。

以上が、本願第１番目の発明による横形電界効果トラン
ジスタの第１の実施例の構成である。

このような構成を有する横形電界効果トランジスタによ
れば、それが上述した事項を除いて、第５図で上述した
従来の横形電界効果トランジスタと同様の構成を右する
。

従って、詳細説明は省略７るが、第５図で上述した従来
の横形電界効果トランジスタの場合と同様に、横形″１
ｈ界効宋トランジスタとしての機能が得られる。

また、第１図に示す本願第１？ｒ１目の発明による横形
電界効果トランジスタによれば、半導体層２に満３が形
成され、そして、半導体層２に、その満３の底面１３ｃ
上において、ゲート電極４が、半導体層２との間でショ
ットキ接合５を形成り゛るように付されているので、第
５図Ｃ上述した横形電界効果トランジスタの場合と同様
に、ソース電極６及びゲート電極４間に印加する制りｌ
ｌ電Ｉｒの低い閾値によって、負荷に供給される電流を
オフにすることができる。

さらに、第１図に示す本願第１番目の発明によれば、第
３図で後述する本願第２番目の発明による横形電界効果
トランジスタの製法の第１の実／７［！ｉ　ｌ５ＩＩか
らも明らかなように、ゲート電極４が、半導体層２にマ
スク層３２を用いて満３を形成して後形成されるが、ゲ
ート電４ＩＡ４が、他のマスク８）を用いることなしに
溝３の相対向する内側面１３ａ及び１３ｂ上に予め形成
されている絶縁膜２１及び２２に連接して形成されるこ
とから、ゲート電ＫＡ／ｌの長さ（ソース電極６及びド
レイン電極７を結ぶ方向の長さ）を、第５図で上述した
従来の横形電界効果トランジスタの場合に比し、格段的
に短くすることができる。

このため、ショットキ接合５にＪ：る横形電界効果トラ
ンジスタのゲート容■を、第５図で上述した従来の横形
電界効果トランジスタの場合に比し、格段的に小にする
ことができる。

また、第１図に示す本願第１番目の発明による横形電界
効果トランジスタの場合、上述した理由から、病３の長
さを第５図で一上述した従来の横形電界効果トランジス
タの場合に比し、格段的に短くすることができるので、
ソース電極６から、半導体層２のゲート電極４下、従っ
てショットキ接合５下の領域までの距離を、第５図で上
述した従来の横形電界効果トランジスタの場合に比し、
格段的に短くすることができ、このため、横形電界効果
トランジスタのソース・ゲート１１抵抗を、第５図で上
述した従来の横形電界効果トランジスタの場合に比し十
分小にすることができる。このことは、絶縁膜２１及び
２２の厚さを所望に応じ十分小にすることができ、この
分、ゲート電１４４の長さを、第５図で上）ホした従来
の横形電界効果１−ランジスタの場合に比し格段的に小
にしている状態で、良くすることができるので、尚更で
ある。

このため、横形電界効果１−ランジスタの相Ｕ］ンダク
タンスを、第５図で上述した従来の横形電界効果１−ラ
ンジスタの場合に比し、格段的に大にηることができる
。

よっＣ１第１図に示す本願第１番目の発明による横形電
界効果１−ランジスタによれば、第５図で上述した従来
の横形電界効果１−ランジスタに比し、格段的に良好な
高周波利得特性を呈する。

本願第１番目の発明による横ン１′　　効１トランジス
タの実７１色例２ 次に、第２図を伴なって、本願第１番［１の発明による
横形７ｕ界効宋トランジスタの第２の実施例を述べよう
。

第２図において、第１図及び第６図との対応部分には同
一符号を付して詳細説明を省略する。

第２図に示す本願第１番目の発明による横形電界効果ト
ランジスタの第２の実施例は、第１図で上述した本願第
１番目の発明による横形電界効果トランジスタの第１の
実施例において、そのゲート電極４が、満３の底面１３
ｃ上において、ショットキ接合５を形成するように付さ
れているのに代え、第６図で１−述した従来の横形電界
効果トランジスタの場合と同様に、半導体ＦＭ２に、ゲ
ート電極４下にＪ５いて、半導体層２とは逆の導電型を
有する半導体領域８が、半導体層２との間でｐｎ接合９
を形成するように、形成され、そして、その半導体領域
８に、ゲート電４（ｉ４が、オーミックに付されている
ことを除いて、第１図で上述した本願第１番目の発明に
よる横形電界効果トランジスタの第１の実施例と同様の
構成を有する。

以上が、本願第１番目の発明による横形電界効果トラン
ジスタの第２の実施例の構成である。

このような構成を有する横形電界効果トランジスタによ
れば、それが、上述した事項を除いて、第２図で上述し
た本願第１番目の発明による横形電界効果トランジスタ
と同様の構成を有するので、詳細説明は省略するが、第
１図で上述した本願第１番目の発明による横形電界効果
トランジスタの場合と同様に、横形電界効果トランジス
タとしての機能が青られ、また、ソース電極６及びグー
ｉ−電ｔ４ｉ４間に印加する制ｔｉｌｌ電圧の低い閾値
によって、負荷に供給される電流をオフにすることがで
きる。

また、第２図に示す本願第１番目の発明によれば、第４
図で後述する本願第２番目の発明による横形電界効果ト
ランジスタの製法の第２の実施例からも明らかなように
、第１図で上述した本願第１番目の発明による横形電界
効果トランジスタの場合と同様に、グー１−電極４が、
マスク層を用いることなしに、満３の相対向する内側面
１３ａ及び１３ｂ上に予め形成されている絶縁膜２１及
び２２に連接して形成され、一方、？ｒ導体領域８がゲ
ート電極４を形成する前に、絶縁膜２１及び２２をマス
クとして形成されることから、半導体層８の長さを、第
６図で上述した従来の横形電界効果トランジスタの場合
に比し、格段的に短くすることができる。

このため、ｐｎ接合９による横形電界効果トランジスタ
のゲート古註を、第６図で上述した従来の横形電界効果
トランジスタの場合に比し、格段的に小にすることがで
きる。

また、第２図に示す本願第１番目の発明による横形電界
効果トランジスタの場合、上述した理由から、溝３の長
さを、第６図で上述した従来の横形電界効果トランジス
タの場合に比し、格段的に短くすることができるので、
ソース電極６から、半導体層２のゲート電極４下、従っ
てｐｎ接合９下の領域までの距離を、第６図で上述した
従来の横形電界効果トランジスタの場合に比し、格段的
に短くすることができ、このため、横形電界効果トラン
ジスタのソース・ゲート電極間抵抗を、第６図で上述し
た従来の横形電界効果トランジスタの場合に比し十分量
にすることができる。このことは、絶縁膜２１及び２２
の厚さを所望に応じ十分量にすることができ、この分、
半導体領域８の長さを、第６図で１−述した従来の横形
電界効果トランジスタの場合に比し格段的に小にしてい
る状態で、長くすることができるので、尚更である。

このため、横形電界効架トランジスタの相互コンダクタ
ンスを、第６図で上述した従来の横形電界効果トランジ
スタの場合に比し、格段的に犬にすることができる。

よって、第２図に示す本願第１番目の発明による横形電
界効果トランジスタによれば、第６図で上述した従来の
横形電界効果トランジスタに比し、格段的に良好な高周
波利得特性を呈する。

木゛・、２番目の　明による横形電界効果トラ次に、第
３図を伴なって、本願第２番目の発明による横形電界効
果トランジスタの製法の実施例を、第１図で上述した本
願第１番目の発明による横形電界効果トランジスタを製
造する場合で述べよう。

まず、第１図で上述したと同様の半絶縁性基板１を予め
用意する（第３図Ａ）。

しかして、その半絶縁性基板１上に、第１図で上述した
と同様の半導体層２を、それ自体は公知の種々の方法に
よって形成する（第３図Ｂ）次に、半導体層２上に、爾
後形成される第１図で上述したと同様、の溝３に対応し
ている窓３１を有する、例えばシリコン窒化物でなるマ
スク層３２を、ぞれ自体は公知の方法にＪ：って形成す
る（第３図Ｃ）。

次に、半導体層２に対するマスクｗ７Ｊ３２をマスクと
する、それ自体は公知のエツヂング処理、例えば反応性
イオンエッチ処理によって、半導体層２に、第１図で−
Ｌ嘗ホしたと同様の溝３を形成する（第３図Ｄ）。

次に、マスク層３２上及び溝３の内面上に連続して延長
している、爾後第１図で上述した絶縁膜２１及び２２に
なる絶縁ｍ３３を、それ自体は公知の堆積法、例えばプ
ラズマＣＶＤ法によって形成しく第３図Ｅ）、次で、絶
縁層３３に対重るそれ自体は公知のエツヂング処理、例
えば異方性の強い反応性イオンエツチング処理にＪ：っ
て、絶縁層３３から、満３の内側面１３８及び１３ｂ上
に、満３の底面１３ｃ上まで延長し■つマスク層３２の
窓３１の相対向する内面まで延長しているがマスク層３
２上には延長していない、第１図で上述したと同様の絶
縁膜２１及び２２を形成する（第３図Ｆ）。

次に、マスク層３２上と、絶縁膜２１及び２２の溝１３
ａ及び１３ｂ側とは反対側の面上とに、溝１３を埋設す
るように連続的に延長している、爾後第１図で上述した
ゲート電ｌ４ｉ４になる導電性層３４を、ぞの半導体層
２と連接する位首に第１図で上述したと同様のショット
ギ接合５を形成するように、それ自体は公知の堆積法、
例えば蒸着法またはスパッタリング法によって形成しく
第３図Ｇ）、次で、その導電性層３／Ｉに対するそれ自
体は公知の１ツヂング法、例えばイオンを、半絶縁性基
板１との間で相対的に回転させｈがら、導電性層３４に
斜め方向から照射さμて、導電性層３４をミリングさけ
るという、斜めイオンミリング法にＪ：って、導電性層
３４から、第１図で上述したと同様のゲート電極４を形
成し、次で、マスク層３２を、それ自体は公知の方法に
よって、半導体ＦｙＪ２上から除去する（第３図１４）
。

次に、半導体層２上に、溝３を挟んだ両位置において、
それぞれ第１図で上述したと同様のソース電極６及び７
を、それ自体は公知の方法によって付ず（第３図Ｉ）。

以上のようにして、第１図で上述した本願第１番目の発
明による横形電界効果トランジスタを製造する。

以上が、本願第２番目の発明による横形電界効果トラン
ジスタの製法の第１の実施例である。

このような本願第１番目の発明による横形電界効果トラ
ンジスタの製法によれば、上述したところから明らかな
ように、第１図で上述した優れた特徴を有する横形電界
効果トランジスタを、容易に製造することができる。

次に、本願第２番目の発明による横形電界効果トランジ
スタの第２の実施例を、第２図で上述した本願第１番目
の発明ににる横形電界効果トランジスタの第２の実施例
を製造する場合で述べよう。

まず、図示しないが、第２図で上述したと同様の半絶縁
性基板１を、第３図Ａで上述したと同様に予め用意し、
そして、その半絶縁性基板１上に、第２図で上述したと
同様の半導体層２を、第３図Ｂで上述したと同様の方法
によって形成する。

次に、同様に図示しないが、半導体層２上に、第３図Ｃ
で上述したと同様のマスク層３２を、同様の方法によっ
て形成し、次に、半導体層２内に、第２図で上述したと
同様の満３を、第３図りで上述したと同様の方法によっ
て形成する。

次に、同様に図示しないが、第３図Ｅで上述したと同様
の絶縁層３３を、同様の方法によって形成し、次に、そ
の絶縁層３３から、第２図で上述したと同様の絶縁膜２
１及び２２を、第３図Ｆで上述したと同様の方法によっ
て形成する。

次に、半導体ＦｒＩ２に対する、マスク層３２と絶縁膜
２１及び２２とをマスクとする半導体層２とは逆の導電
型を与える不純物の導入処理によって、半導体層２内に
、第２図で上述したと同様の半導体領域８を形成する（
第６図Ａ）。

次に、マスク層３２上と、絶縁膜２１及び２２の溝１３
ａ及び１３ｂ側とは反対側の面上とに連続的に、溝１３
を埋設するＪ：うに延長している、爾後第２図で上述し
たゲート電極４にイする導電性層３４を、その半導体領
域８と連接する位置においてオーミック接触するように
、ぞれ自体は公知のｊｔ１ｆ＋！１法、例えば蒸着法ま
たはスパッタリング法によって形成しく第６図Ｂ）、次
で、導電性Ｆｆ！Ｊ３／ｌから、第３図１１で上述した
と同様の方法によって、第２図で上述したと同様のゲー
ト電極４を形成し、次で、マスク層３２を除去する（第
６図Ｃ）。

次に、半導体層２上に、第２図で上述したと同様のソー
ス電極６及び７を、第３図１で上述したと同様の方法に
よって形成する（第６図Ｄ）以上のようにして、第２図
で上述した本願第１番目の発明による横形電界効果トラ
ンジスタを製造する。

以上が、本願第２番目の発明による横形電界効果トラン
ジスタの製法の第２の実施例である。

このよう４１本願第１番目の発明による横形電界効果ト
ランジスタの製法によれば、上述したところから明らか
なように、第２図で上述した優れた特徴を有する横形電
界効果トランジスタを、容易に製造することができる。

なお、上述においては、本願第１番目の発明による横形
電界効果トランジスタ、及びその製法のそれぞれについ
て、僅かな実施例を述べたに止まり、本発明の精神を脱
することなしに、種々の変型、変更をなし得るであろう
。

【図面の簡単な説明】

第１図は、本願第１番目の発明よる横形電界効果トラン
ジスタの第１の実施例を示す路線的断面図である。 第２図は、本願第１番目の発明よる横形電界効果トラン
ジスタの第２の実施例を示す路線的断面図である。 第３図は、本願第２番目の発明による横形電界効果１−
ランジスタの製法の第１の実施例を示ず、順次の工程に
おける路線的断面図である。 第４図は、本願第２番目の発明による横形電界効果トラ
ンジスタの製法の第２の実施例を承り、順次の工程にお
【ノる路線的断面図である。 第５図は、従来の横形電界効果トランジスタの一例を示
寸路線的断面図である。 第６図は、従来の横形電界効果１−ランジスタの他の例
を締路線的断面図である。 １・・・・・・・・・半絶縁性基板または半絶縁性層２
・・・・・・・・・半導体層 ３・・・・・・・・・満 ４・・・・・・・・・ゲート電極 ５・・・・・・・・・ショットキ接合 ６・・・・・・・・・ソース電極 ７・・・・・・・・・ドレイン電極 ８・・・・・・・・・半導体領域 ９・・・・・・・・・ｐｎ接合 ３１・・・・・・・・・窓 ３２・・・・・・・・・マスク層 ３３・・・・・・・・・絶縁層 ３４・・・・・・・・・導電性層 第１図 第２図 ソ　　６ 第３図 第８図 第８図 第８図 第４図 第４図

Claims (1)

1. 【特許請求の範囲】 １、半絶縁性基板よたは半絶縁性層上に、ｎ型またはｐ
   型の半導体層が形成され、 該半導体層に、その幅方向に延長している 溝が形成され、 上記半導体層上に、上記溝の底面上におい て、上記溝の延長方向に延長しているゲート電極が付さ
   れ、 上記半導体層上に、上記溝を挟んだ両位置 において、ソース電極及びドレイン電極が付されている
   横形電界効果トランジスタにおいて、 上記溝の上記ソース電極及びドレイン電極 側の内側面上に、上記溝の底面上まで延長している第１
   及び第２の絶縁膜が形成され、 上記ゲート電極の上記ソース電極及びドレ イン電極側の側面が、上記第１及び第２の絶縁膜とそれ
   ぞれ連接していることを特徴とする横形電界効果トラン
   ジスタ。 ２、特許請求の範囲第１項記載の横形電界効果トランジ
   スタにおいて、 上記ゲート電極が、上記半導体層に、それ との間でショットキ接合を形成するように付されている
   ことを特徴とする横形電界効果トランジスタ。 ３、特許請求の範囲第１項記載の横形電界効果トランジ
   スタにおいて、 上記半導体層内に、その上記ゲート電極下 において、上記半導体層とは逆の導電型を有する半導体
   領域が形成され、 上記ゲート電極が、上記半導体領域にオー ミックに付されていることを特徴とする横形電界効果ト
   ランジスタ。 ４、半絶縁性基板または半絶縁性層上に、ｎ型またはｐ
   型を有する半導体層を形成する工程と、 上記半導体層上に、その幅方向に延長して いる窓を有するマスク層を形成する工程と、上記半導体
   層に対する上記マスク層をマス クとするエッチング処理によつて、上記半導体層に、そ
   の幅方向に延長している溝を形成する工程と、 上記溝の相対向する内側面上に、上記溝の 底面上まで延長している第１及び第２の絶縁膜を形成す
   る工程と、 上記溝内に、上記第１及び第２の絶縁膜に 連接しているゲート電極を形成する工程と、上記半導体
   層上に、上記溝を挟んだ両位置 において、ソース電極及びドレイン電極を形成する工程
   とを含むことを特徴とする横形電界効果トランジスタの
   製法。 ４、特許請求の範囲第３項記載の横形電界効果トランジ
   スタにおいて、 上記ゲート電極を、上記溝の底面において、上記半導体
   層との間でショットキ接合が形成されるように形成する
   ことを特徴とする横形電界効果トランジスタの製法。 ５、特許請求の範囲第３項記載の横形電界効果トランジ
   スタにおいて、 上記第１及び第２の絶縁膜を形成して後、 上記ゲート電極を形成する前において、上記半導体層の
   上記ゲート電極下に、上記半導体層とは逆の導電型を有
   する半導体領域を形成することを特徴とする横形電界効
   果トランジスタの製法。