JPS6295847A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6295847A JPS6295847A JP23660285A JP23660285A JPS6295847A JP S6295847 A JPS6295847 A JP S6295847A JP 23660285 A JP23660285 A JP 23660285A JP 23660285 A JP23660285 A JP 23660285A JP S6295847 A JPS6295847 A JP S6295847A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- film
- boron
- substrate
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 21
- 239000004065 semiconductor Substances 0.000 title claims description 15
- 229910052796 boron Inorganic materials 0.000 claims abstract description 23
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims abstract description 19
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 150000004767 nitrides Chemical class 0.000 claims abstract description 15
- 239000012535 impurity Substances 0.000 claims description 21
- 238000005468 ion implantation Methods 0.000 claims description 5
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 23
- 238000000034 method Methods 0.000 abstract description 18
- -1 boron ions Chemical class 0.000 abstract description 5
- 230000003071 parasitic effect Effects 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 230000005669 field effect Effects 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 229910052785 arsenic Inorganic materials 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 230000002265 prevention Effects 0.000 description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000005865 ionizing radiation Effects 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000010301 surface-oxidation reaction Methods 0.000 description 1
Landscapes
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法に関し、特に耐放射線Ｍ
Ｏ３型半導体集積回路層における能動領域の製造方法を
改善した半導体装置の製造方法に関する。
Ｏ３型半導体集積回路層における能動領域の製造方法を
改善した半導体装置の製造方法に関する。
一般に、ＮチャネルＭＯ３型電界効果トラーンジスタに
電子線、Ｘ線、Ｔ線等の電離性放射線が当たると、フィ
ールド酸化膜中に蓄積される正電荷が原因して、フィー
ルド酸化膜をゲート酸化膜に見立てかつ能動トランジス
タのソース・ドレインを夫々ソース・ドレインとした寄
生ＭＯ３Ｉ−ランジスタのしきい電圧（いわゆるＶ ｙ
ｚ）に大きな負方向シフトが生じる。この結果、能動ト
ランジスタのゲート電圧を零にしても寄生トランジスタ
が導通し、ソース・ドレイン間にリーク電流が生じるこ
とになる。
電子線、Ｘ線、Ｔ線等の電離性放射線が当たると、フィ
ールド酸化膜中に蓄積される正電荷が原因して、フィー
ルド酸化膜をゲート酸化膜に見立てかつ能動トランジス
タのソース・ドレインを夫々ソース・ドレインとした寄
生ＭＯ３Ｉ−ランジスタのしきい電圧（いわゆるＶ ｙ
ｚ）に大きな負方向シフトが生じる。この結果、能動ト
ランジスタのゲート電圧を零にしても寄生トランジスタ
が導通し、ソース・ドレイン間にリーク電流が生じるこ
とになる。
このため、従来では第３図（ａ）、 （ｂ）に示すよ
うに、Ｐ型半導体基板１１上に形成するフィールド酸化
膜１３と、ソース・ドレイン領域１６との境界部に比較
的高濃度のＰ型不純物層１７を形成し、フィールド酸化
膜１３とソース・ドレイン領域１６とが直接接触しない
ようにＭＯＳ）ランジスタを構成している。図中、１２
は高濃度ボロン層、１４はゲート酸化膜、１５はゲート
電極である。この構成によれば、高濃度のＰ型不純物層
１７はＶｔＺシフトの大きいフィールド酸化膜１３下の
寄生トランジスタと、ソース・ドレイン領域１６との間
の反転防止層として作用し、寄生トランジスタの導通、
即ちリーク電流を防止する。
うに、Ｐ型半導体基板１１上に形成するフィールド酸化
膜１３と、ソース・ドレイン領域１６との境界部に比較
的高濃度のＰ型不純物層１７を形成し、フィールド酸化
膜１３とソース・ドレイン領域１６とが直接接触しない
ようにＭＯＳ）ランジスタを構成している。図中、１２
は高濃度ボロン層、１４はゲート酸化膜、１５はゲート
電極である。この構成によれば、高濃度のＰ型不純物層
１７はＶｔＺシフトの大きいフィールド酸化膜１３下の
寄生トランジスタと、ソース・ドレイン領域１６との間
の反転防止層として作用し、寄生トランジスタの導通、
即ちリーク電流を防止する。
そして、この構造のＭＯＳ）ランジスタの製造方法は、
第４図（ａ）に示すように、先ず半導体基板１１上に酸
化膜２０と窒化膜２１を形成した上でフォトレジスト２
２をパターン形成し、半導体基板１１にボロン層１２を
形成する。次いで、同図（ｂ）のように、これら酸化膜
、２０と窒化膜２１をパターニングした上で、これをマ
スクとして表面酸化を行い、いわゆるＬＯＣＯ３法によ
ってフィールド酸化膜１３を形成する。
第４図（ａ）に示すように、先ず半導体基板１１上に酸
化膜２０と窒化膜２１を形成した上でフォトレジスト２
２をパターン形成し、半導体基板１１にボロン層１２を
形成する。次いで、同図（ｂ）のように、これら酸化膜
、２０と窒化膜２１をパターニングした上で、これをマ
スクとして表面酸化を行い、いわゆるＬＯＣＯ３法によ
ってフィールド酸化膜１３を形成する。
しかる上で、同図（Ｃ）のように能動領域とフィールド
酸化膜１３との境界部を除いて能動領域をフォトレジス
ト２３でマスクし、ここにボロンを高濃度にイオン注入
してＰ型不純物層１７を形成する。そして、ゲート電極
１５形成後に、同図（ｄ）のようにＰ型不純物層１７及
びフィールド酸化膜１３をフォトレジスト２４でマスク
してひ素をイオン注入し、ソース・ドレイン領域１６を
形成する。
酸化膜１３との境界部を除いて能動領域をフォトレジス
ト２３でマスクし、ここにボロンを高濃度にイオン注入
してＰ型不純物層１７を形成する。そして、ゲート電極
１５形成後に、同図（ｄ）のようにＰ型不純物層１７及
びフィールド酸化膜１３をフォトレジスト２４でマスク
してひ素をイオン注入し、ソース・ドレイン領域１６を
形成する。
上述した従来の製造方法では、フィールド酸化膜１３と
ソース・ドレイン領域１６との境界部にＰ型不純物層１
７を形成するためには、第４図（ｃ）に示したようにフ
ィールド酸化膜１３との境界部を除く能動領域をマスク
するフォトレジスト２３を形成する工程と、これに続い
て高濃度のボロンをイオン注入する工程とが必要とされ
る。
ソース・ドレイン領域１６との境界部にＰ型不純物層１
７を形成するためには、第４図（ｃ）に示したようにフ
ィールド酸化膜１３との境界部を除く能動領域をマスク
するフォトレジスト２３を形成する工程と、これに続い
て高濃度のボロンをイオン注入する工程とが必要とされ
る。
このため、特にフォトレジスト２３を形成するためのフ
ォトレジスト工程が他の半導体装置の製造工程に比較し
て多くなり、製造工程の複雑化を招き、かつ工程時間の
長大化を招くことになる。
ォトレジスト工程が他の半導体装置の製造工程に比較し
て多くなり、製造工程の複雑化を招き、かつ工程時間の
長大化を招くことになる。
また、この従来方法ではＰ型不純物層１７のフォトレジ
スト２３と、その後のソース・ドレイン領域１６形成時
のフォトレジスト２４との位置合わせに所定の精度が要
求され、この工程における作業の複雑化を招くこともあ
る。
スト２３と、その後のソース・ドレイン領域１６形成時
のフォトレジスト２４との位置合わせに所定の精度が要
求され、この工程における作業の複雑化を招くこともあ
る。
本発明の半導体装置の製造方法は、フィールド酸化膜と
ソース・ドレイ、ン領域の境界部に形成するＰ型不純物
層の形成工程の簡略化を図って製造の容易化を図るため
に、半導体基板上にＬＯＣＯ８法によりフィールド酸化
膜を形成する際に、フィールド領域に予めボロンをイオ
ン注入法によって導入し、かつこれを熱処理してボロン
導入領域を能動領域との境界部に；到るまで横方向に広
げてＰ型不純物層を形成する工程を含んで構成している
。
ソース・ドレイ、ン領域の境界部に形成するＰ型不純物
層の形成工程の簡略化を図って製造の容易化を図るため
に、半導体基板上にＬＯＣＯ８法によりフィールド酸化
膜を形成する際に、フィールド領域に予めボロンをイオ
ン注入法によって導入し、かつこれを熱処理してボロン
導入領域を能動領域との境界部に；到るまで横方向に広
げてＰ型不純物層を形成する工程を含んで構成している
。
次に、本発明を図面を参照して説明する。
第１図（ａ）〜（ｄ）は本発明をＰ型シリコン基板上に
ＮチャネルＭＯ３型電界効果トランジスタを構成する実
施例の製造方法を工程順に示す図である。
ＮチャネルＭＯ３型電界効果トランジスタを構成する実
施例の製造方法を工程順に示す図である。
先ず、同図（ａ）のように、Ｐ型シリコン基板゛１の表
面に数１００人程度の酸化膜２及び１０００〜２０００
人程度の窒化膜３を形成し、かつその上にフォトレジス
ト膜４を能動領域に相当するパターン形 ・状に
形成する。そして、このフォトレジスト膜４をマスクに
して前記窒化膜３をエツチングし、これらフォトレジス
ト膜４と窒化膜３をマスクにしてシリコン基板１にイオ
ン注入法によってボロンを導入する。この時の打込みエ
ネルギは例えば１００ＫｅＶで表面不純物濃度がｌ Ｑ
”〜ｌ Ｑ ”ｃ ｍ−”となるように行う。これに
より、比較的高濃度のボロン層５が形成される。
面に数１００人程度の酸化膜２及び１０００〜２０００
人程度の窒化膜３を形成し、かつその上にフォトレジス
ト膜４を能動領域に相当するパターン形 ・状に
形成する。そして、このフォトレジスト膜４をマスクに
して前記窒化膜３をエツチングし、これらフォトレジス
ト膜４と窒化膜３をマスクにしてシリコン基板１にイオ
ン注入法によってボロンを導入する。この時の打込みエ
ネルギは例えば１００ＫｅＶで表面不純物濃度がｌ Ｑ
”〜ｌ Ｑ ”ｃ ｍ−”となるように行う。これに
より、比較的高濃度のボロン層５が形成される。
次に、フォトレジスト膜４を除去した後、同図（ｂ）の
ように前記ボロン層５が前記窒化膜４の下に略１＝２μ
ｍ程度入り込むまで熱処理を行う。
ように前記ボロン層５が前記窒化膜４の下に略１＝２μ
ｍ程度入り込むまで熱処理を行う。
これには、例えば窒素雰囲気中で１２００℃、６０分程
度の熱処理を行えばよく、ボロン層５は基板の深さ方向
とともに横方向に広がって窒化膜４下まで到達される。
度の熱処理を行えばよく、ボロン層５は基板の深さ方向
とともに横方向に広がって窒化膜４下まで到達される。
しかる上で、同図（ｃ）のように前記窒化膜４をマスク
にしてＬＯＧＯ３酸化と称される選択酸化を行って基板
１表面に厚い酸化膜、即ちフィールド酸化膜６を形成す
る。
にしてＬＯＧＯ３酸化と称される選択酸化を行って基板
１表面に厚い酸化膜、即ちフィールド酸化膜６を形成す
る。
以下、同図（ｄ）のように、還御と同様にゲート電極７
を形成し、かつフォトリソグラフィ技術を用いてソース
・ドレインに相当する領域を開口したフォトレジスト膜
８を形成し、このフォトレジスト膜８をマスクにしてひ
素等のＮ型不純物をイオン注入を行う。このとき、フォ
トレジスト膜８の開口端はフィールド酸化膜６より２μ
ｍ程度離した位置、つまり前記高濃度ボロン層５の端と
重なるようにする。また、ひ素は打込みエネルギを７０
Ｋｅ■でドーズ量をｌ Ｑ ｒ Ｓ 〜ｌ Ｑ １６
ｃ ｒｒｔ −２でイオン注入し、これにより前記高一
度ボロン層５で囲まれる領域にソース・ドレイン領域９
が形成される。
を形成し、かつフォトリソグラフィ技術を用いてソース
・ドレインに相当する領域を開口したフォトレジスト膜
８を形成し、このフォトレジスト膜８をマスクにしてひ
素等のＮ型不純物をイオン注入を行う。このとき、フォ
トレジスト膜８の開口端はフィールド酸化膜６より２μ
ｍ程度離した位置、つまり前記高濃度ボロン層５の端と
重なるようにする。また、ひ素は打込みエネルギを７０
Ｋｅ■でドーズ量をｌ Ｑ ｒ Ｓ 〜ｌ Ｑ １６
ｃ ｒｒｔ −２でイオン注入し、これにより前記高一
度ボロン層５で囲まれる領域にソース・ドレイン領域９
が形成される。
なお、完成されたＭＯＳ型電界効果トランジスタは第２
図（ａ）、（ｂ）に示す通りであり、この構成によれば
、ソース・ドレイン領域９の周囲には高濃度ボロン層か
らなるＰ型不純物層５が構成され、フィールド酸化膜６
との直接接触を防止している。
図（ａ）、（ｂ）に示す通りであり、この構成によれば
、ソース・ドレイン領域９の周囲には高濃度ボロン層か
らなるＰ型不純物層５が構成され、フィールド酸化膜６
との直接接触を防止している。
したがって、このように構成したＭＯＳ型電界効果トラ
ンジスタでは、Ｐ型不純物層５がソース・ドレイン領域
９とフィールド酸化膜６との間において反転防止層とし
て機能し、これにより寄生トランジスタの発生を抑制し
、リーク電流を防止できる。
ンジスタでは、Ｐ型不純物層５がソース・ドレイン領域
９とフィールド酸化膜６との間において反転防止層とし
て機能し、これにより寄生トランジスタの発生を抑制し
、リーク電流を防止できる。
そして、このＭＯＳトランジスタでは、前記Ｐ型不純物
層５の製造に際しては、これまで行われているＬＯＣＯ
３法によるフィールド酸化膜６の形成前にボロンをイオ
ン注入する工程と、その後に熱処理してボロンを横方向
に広げる工程とを設けるのみでよいため、反転防止層と
してのＰ型不純物層を形成するための独立したフォトレ
ジスト工程は不要であり、しかもその後におけるソース
・ドレイン領域９形成時のフォトレジスト工程とのマツ
チングを取る必要もない。これにより、製造工程を簡略
化するとともに製造の容易化を図ることができ、かつ製
造歩留の点においても有利な′ものになる。
層５の製造に際しては、これまで行われているＬＯＣＯ
３法によるフィールド酸化膜６の形成前にボロンをイオ
ン注入する工程と、その後に熱処理してボロンを横方向
に広げる工程とを設けるのみでよいため、反転防止層と
してのＰ型不純物層を形成するための独立したフォトレ
ジスト工程は不要であり、しかもその後におけるソース
・ドレイン領域９形成時のフォトレジスト工程とのマツ
チングを取る必要もない。これにより、製造工程を簡略
化するとともに製造の容易化を図ることができ、かつ製
造歩留の点においても有利な′ものになる。
ここで、本発明はＰウェルにＮチャネルＭＯＳトランジ
スタを構成する場合にも同様に適用することができる。
スタを構成する場合にも同様に適用することができる。
以上説明したように本発明は、半導体基板上にＬＯＣＯ
Ｓ法によりフィールド酸化膜を形成する際に、フィール
ド領域に予めボロンをイオン注入法によって導入し、か
つこれを熱処理してボロン導入領域を能動領域との境界
部に到るまで横方向に広げてＰ型不純物層を形成する工
程を含んでいるので、フォトレジスト工程を要すること
なく反転防止層としてのＰ型不純物層を形成することが
でき、これによりフォトレジスト工程を省略して工程の
簡略化及び容易化を図り、しかも製造歩留の向上を達成
することができる。
Ｓ法によりフィールド酸化膜を形成する際に、フィール
ド領域に予めボロンをイオン注入法によって導入し、か
つこれを熱処理してボロン導入領域を能動領域との境界
部に到るまで横方向に広げてＰ型不純物層を形成する工
程を含んでいるので、フォトレジスト工程を要すること
なく反転防止層としてのＰ型不純物層を形成することが
でき、これによりフォトレジスト工程を省略して工程の
簡略化及び容易化を図り、しかも製造歩留の向上を達成
することができる。
第１図（ａ）〜（ｄ）は本発明の一実施例を製造工程順
に示す断面図、第２図（ａ）、 （ｂ）は完成したＭ
ＯＳ）ランジスタの平面図及びそのＡＡ線断面図、第３
図（ａ）、 （ｂ）は従来構造のＭＯＳトランジスタ
の平面図及びそのＡＡ線断面図、第４図（ａ）〜（ｄ）
は従来の製造方法を工程順に説明するための断面図であ
る。 ｌ・・・シリコン基板、２・・・酸化膜、３・・・窒化
膜、４・・・フォトレジスト膜、５・・・ボロン層（Ｐ
型不純物層）、６・・・フィールド酸化膜、７・・・ゲ
ート電極、８・・・フォトレジスト膜、９・・・ソース
・ドレイン領域、１１・・・半導体基板、１２・・・高
濃度ボロン層、１３・・・フィールド酸化膜、１４・・
・ゲート酸化膜、１５・・・ゲート電極、１６・・・ソ
ース・ドレイン領域、１７・・・Ｐ型不純物層、２０・
・・酸化膜、２１・・・窒化膜、２２．２３．２４・・
・フォトレジスト膜。 第１図（ａ ） ＢＦ 第２図（ｂ）
に示す断面図、第２図（ａ）、 （ｂ）は完成したＭ
ＯＳ）ランジスタの平面図及びそのＡＡ線断面図、第３
図（ａ）、 （ｂ）は従来構造のＭＯＳトランジスタ
の平面図及びそのＡＡ線断面図、第４図（ａ）〜（ｄ）
は従来の製造方法を工程順に説明するための断面図であ
る。 ｌ・・・シリコン基板、２・・・酸化膜、３・・・窒化
膜、４・・・フォトレジスト膜、５・・・ボロン層（Ｐ
型不純物層）、６・・・フィールド酸化膜、７・・・ゲ
ート電極、８・・・フォトレジスト膜、９・・・ソース
・ドレイン領域、１１・・・半導体基板、１２・・・高
濃度ボロン層、１３・・・フィールド酸化膜、１４・・
・ゲート酸化膜、１５・・・ゲート電極、１６・・・ソ
ース・ドレイン領域、１７・・・Ｐ型不純物層、２０・
・・酸化膜、２１・・・窒化膜、２２．２３．２４・・
・フォトレジスト膜。 第１図（ａ ） ＢＦ 第２図（ｂ）
Claims (1)
- １、半導体基板上に酸化膜及び窒化膜を形成した後にこ
の窒化膜をパターニングし、この窒化膜をマスクとして
前記半導体基板表面を選択酸化して厚い酸化膜からなる
フィールド酸化膜を形成する工程を含む半導体装置の製
造方法において、前記フィールド酸化膜を形成する際に
、フィールド領域に予めボロンをイオン注入法によって
導入する工程と、これを熱処理してボロン導入領域を能
動領域との境界部に到るまで横方向に広げてＰ型不純物
層を形成する工程を含むことを特徴とする半導体装置の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23660285A JPS6295847A (ja) | 1985-10-22 | 1985-10-22 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23660285A JPS6295847A (ja) | 1985-10-22 | 1985-10-22 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6295847A true JPS6295847A (ja) | 1987-05-02 |
Family
ID=17003075
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23660285A Pending JPS6295847A (ja) | 1985-10-22 | 1985-10-22 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6295847A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6054367A (en) * | 1992-03-13 | 2000-04-25 | Texas Instruments Incorporated | Ion implant of the moat encroachment region of a LOCOS field isolation to increase the radiation hardness |
-
1985
- 1985-10-22 JP JP23660285A patent/JPS6295847A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6054367A (en) * | 1992-03-13 | 2000-04-25 | Texas Instruments Incorporated | Ion implant of the moat encroachment region of a LOCOS field isolation to increase the radiation hardness |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4342149A (en) | Method of making very short channel length MNOS and MOS devices by double implantation of one conductivity type subsequent to other type implantation | |
| JPH0244155B2 (ja) | ||
| JPH08250512A (ja) | Ｍｏｓゲートデバイスの製造方法 | |
| EP0136632A2 (en) | A single mask process for implanting self-aligned source and drain electrodes to form a cmos structure | |
| JPH0974072A (ja) | 半導体装置の製造方法 | |
| JPH0982793A (ja) | 半導体集積回路の製造方法 | |
| JPH02264464A (ja) | 半導体装置およびその製造方法 | |
| JPS60117765A (ja) | 半導体装置の製造方法 | |
| JPS63205944A (ja) | Ｍｏｓ集積回路の製造方法 | |
| KR100253569B1 (ko) | 3중웰을 가지는 반도체 소자의 제조방법 | |
| JPS6295847A (ja) | 半導体装置の製造方法 | |
| JP3092634B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH0964193A (ja) | 半導体装置の製造方法 | |
| JPH06268162A (ja) | 半導体装置及びその製造方法 | |
| JPS59161870A (ja) | 半導体装置の製造方法 | |
| JPH03198349A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPH0831601B2 (ja) | 半導体装置の製造方法 | |
| JP2808620B2 (ja) | 半導体装置の製造方法 | |
| JPH08227936A (ja) | 半導体装置及びその製造方法 | |
| JPH0422345B2 (ja) | ||
| JPH03155156A (ja) | 半導体装置の製造方法 | |
| JPH0475388A (ja) | 半導体装置およびその製造方法 | |
| JPH0435023A (ja) | 半導体装置の製造方法 | |
| JPH02119265A (ja) | 化合物半導体装置 | |
| JPS6347982A (ja) | 半導体装置 |