JPH0126533B2 - - Google Patents

Info

Publication number
JPH0126533B2
JPH0126533B2 JP57080389A JP8038982A JPH0126533B2 JP H0126533 B2 JPH0126533 B2 JP H0126533B2 JP 57080389 A JP57080389 A JP 57080389A JP 8038982 A JP8038982 A JP 8038982A JP H0126533 B2 JPH0126533 B2 JP H0126533B2
Authority
JP
Japan
Prior art keywords
insulating film
polycrystalline silicon
bonding pad
metal layer
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP57080389A
Other languages
English (en)
Other versions
JPS58197736A (ja
Inventor
Hiroaki Okizaki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP57080389A priority Critical patent/JPS58197736A/ja
Publication of JPS58197736A publication Critical patent/JPS58197736A/ja
Publication of JPH0126533B2 publication Critical patent/JPH0126533B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07541—Controlling the environment, e.g. atmosphere composition or temperature
    • H10W72/07551—Controlling the environment, e.g. atmosphere composition or temperature characterised by changes in properties of the bond wires during the connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/59—Bond pads specially adapted therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/921—Structures or relative sizes of bond pads
    • H10W72/923—Bond pads having multiple stacked layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/951—Materials of bond pads
    • H10W72/952—Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/981—Auxiliary members, e.g. spacers
    • H10W72/983—Reinforcing structures, e.g. collars

Landscapes

  • Wire Bonding (AREA)

Description

【発明の詳細な説明】 本発明は半導体装置の電極構造に関し、特に外
部端子とペレツトを金属線にて接続するためのペ
レツト側のボンデイングパツドの構造に関する。
従来、ペレツトのボンデイングパツドは第１図
ａに示すように、基板１上に形成された酸化膜２
の上にアルミニウム配線３と、これに連続するア
ルミニウム電極４とを同時に形成し、パツシベー
シヨンとして絶縁物５，５′等を形成し、アルミ
ニウム電極４を露出してボンデイングパツドとし
て用い、ここにアルミニウムもしくは金線等の金
属線６を用いてボンデイングを行い、外部端子と
の接続を取つていた。この構造の場合、ペレツト
上に水分が付着した状態で長時間（例えば数1000
時間）使用状態を続けると、金属線６周辺のボン
デイングパツドが露光しているためにアルミニウ
ムのイオン化係数が大きいことも手伝つて水分中
にAl3+イオンとして溶け込み、この部分のアル
ミニウム電極４に第２図ｂの７，７′に示すよう
な穴があき、アルミ電極４とアルミ配線３とが電
気的に開放状態となることがあつた。
本発明はボンデイングパツド露出部分から浸入
する水分に対してボンデイングパツドとこれに連
続する配線属との間で断線が生じない構造の半導
体装置を提供することを目的とする。本発明の半
導体装置は、半導体基板上に設けられた第１の絶
縁膜と、前記第１の絶縁膜上に設けられ、電極部
分及びこの電極部分の一部に連続して導出された
配線部分を有する金属層と、前記第１の絶縁膜及
び前記金属層を覆う第２の絶縁膜とを有し、前記
第２の絶縁膜に設けられた開孔部により前記金属
層の前記電極部分の一部が露出され、当該露出部
分をボンデイングパツドとして用いる半導体装置
において、前記電極部分の前記ボンデイングパツ
ド部分と前記第１の絶縁膜との間に不純物がドー
プされた低抵抗率の多結晶シリコン層を前記ボン
デイングパツド部分に接触して設け、かつ前記多
結晶シリコン層は、前記金属層の前記第２の絶縁
膜で覆われた部分の下を経て前記配線部側に延在
形成されていて前記配線部に電気的に接続されて
いることを特徴とする。
以下図面を用いて本発明の一実施例を詳細に説
明する。
第２図ａに示すように基板１上に形成された酸
化膜２の上に不純物をドープされた低抵抗率の多
結晶シリコン８を5000Å程度形成し、アルミニウ
ム配線３とアルミニウム電極４を１〜2μm程度同
時に連続して形成する。その後パツシベーシヨン
として絶縁物５，５′を形成する。多結晶シリコ
ン８とアルミニウム電極４およびアルミニウム配
線３は電気的に接続されていなければならない。
以上のような構造の場合、ベレツト上に水分が
付着した状態で長時間使用状態を読けることによ
つて従来の構造と同様に第２図ｂに示すように
７，７′の穴があき、アルミニウム電極４とアル
ミニウム配線３との間が断線しても、導電通路は
多結晶シリコンを介して形成されており、しかも
この多結晶シリコンは、水分中に溶け込まないた
め、９，９′の点以上には穴はあかない。従つて、
アルミニウム電極４―多結晶シリコン８―アルミ
ニウム配線３の経路で電気的に接続され、断線事
故は発生しない。
更に、図面より明らかのように、パツド下に設
けた低抵抗率の多結晶シリコン層８は第２の絶縁
膜５′で覆われた金属層４，３の部分の下を経て
配線側に延在形成している。この構成によれば、
第２の絶縁膜５′に設けられたパツド形成用開孔
部のエツジでの金属層はその内部においても所期
の厚さを保つことになり、浸入した水分によつて
金属層が多少腐食されても多結晶シリコン層上に
はまだ充分な厚さをもつて残り、かつ多結晶シリ
コンと配線との充分な接触面積も得ることがで
る。従つて、パツドと配線との接続を充分小さい
電気的抵抗をもつて保つことが可能となる。
また、本構造の多結晶シリコンは、これを用い
て多層配線、多結晶シリコン抵抗等を形成する場
合に同時に形成できるため、特に工程を追加する
必要もなく、簡単に形成できるという長所を持つ
ている。さらに多結晶シリコンには、どのような
不純物をドープしても問題はなく、ドープされた
多結晶シリコンを成長させても多結晶シリコンに
イオン注入、拡散等で不純物をドープしても問題
はない。即ち、簡単に導電層とすることができ
る。
なお、多結晶シリコンはボンデイングパツドと
配線層との間に位置する部分の直下にさえ設けて
おけばよい。
【図面の簡単な説明】
第１図ａは従来のボンデングパツドの断面構造
図、ｂは従来の構造でアルミニウムが水分中に溶
け込み断線した状態図を示す断面図、第２図ａは
本発明の一実施例によるボンデイングパツド部の
断面構造図、ｂは本発明の構造で、アルミニウム
が水分中に溶け込み、アルミニウムのみ断線した
時の状態を示す断面図である。 １……半導体基板、２……酸化膜、３……アル
ミニウム配線層、４……アルミニウム電極（ボン
デイングパツド）、５，５′……絶縁膜、６……ボ
ンデイング線、７，７′……腐食による開孔、８
……多結晶シリコン。

Claims (1)

    【特許請求の範囲】
  1. １ 半導体基板上に設けられた第１の絶縁膜と、
    前記第１の絶縁膜上に設けられ、電極部分及びこ
    の電極部分の一部に連続して導出された配線部分
    を有する金属層と、前記第１の絶縁膜及び前記金
    属層を覆う第２の絶縁膜とを有し、前記第２の絶
    縁膜に設けられた開孔部により前記金属層の前記
    電極部分の一部が露出され、当該露出部分をボン
    デイングパツドとして用いる半導体装置におい
    て、前記電極部分の前記ボンデイングパツド部分
    と前記第１の絶縁膜との間に不純物がドープされ
    た低抵抗率の多結晶シリコン層を前記ボンデイン
    グパツド部分に接触して設け、かつ前記多結晶シ
    リコン層は、前記金属層の前記第２の絶縁膜で覆
    われた部分の下を経て前記配線部側に延在形成さ
    れていて前記配線部に電気的に接続されているこ
    とを特徴とする半導体装置。
JP57080389A 1982-05-13 1982-05-13 半導体装置 Granted JPS58197736A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57080389A JPS58197736A (ja) 1982-05-13 1982-05-13 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57080389A JPS58197736A (ja) 1982-05-13 1982-05-13 半導体装置

Publications (2)

Publication Number Publication Date
JPS58197736A JPS58197736A (ja) 1983-11-17
JPH0126533B2 true JPH0126533B2 (ja) 1989-05-24

Family

ID=13716928

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57080389A Granted JPS58197736A (ja) 1982-05-13 1982-05-13 半導体装置

Country Status (1)

Country Link
JP (1) JPS58197736A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2641998B2 (ja) * 1991-03-20 1997-08-20 ローム 株式会社 半導体装置
TW318321B (ja) 1995-07-14 1997-10-21 Matsushita Electric Industrial Co Ltd

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5239378A (en) * 1975-09-23 1977-03-26 Seiko Epson Corp Silicon-gated mos type semiconductor device
JPS55140245A (en) * 1979-04-18 1980-11-01 Fujitsu Ltd Manufacture of semiconductor element

Also Published As

Publication number Publication date
JPS58197736A (ja) 1983-11-17

Similar Documents

Publication Publication Date Title
US5504036A (en) Method of manufacturing semiconductor devices with semiconductor elements formed in a layer of semiconductor material provided on a support slice
US4151545A (en) Semiconductor electric circuit device with plural-layer aluminum base metallization
JPH05343406A (ja) 半導体装置
JPH09260645A (ja) 半導体装置
US4878105A (en) Semiconductor device having wiring layer composed of silicon film and aluminum film with improved contact structure thereof
JPH0126533B2 (ja)
JPH065694B2 (ja) 半導体装置
JPH0122989B2 (ja)
JPS59229866A (ja) 半導体装置
JP3035945B2 (ja) 半導体装置
JPS63260149A (ja) 半導体装置
JP3166153B2 (ja) 半導体装置
JPH0394401A (ja) 感温センサ
JPH05291406A (ja) ヒューズ回路
JPH05175197A (ja) 半導体装置の配線
JPS5858757A (ja) 半導体装置
JPS5982774A (ja) 半導体装置
JPS61114558A (ja) 半導体集積回路装置
JPH05144808A (ja) 半導体装置及びその製造方法
JPS623981B2 (ja)
JPS641055B2 (ja)
JPH03116852A (ja) 半導体装置
JPH01133363A (ja) 半導体装置
JPS6228581B2 (ja)
JPH0230139A (ja) 半導体集積回路装置