JPH02140964A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPH02140964A JPH02140964A JP63295027A JP29502788A JPH02140964A JP H02140964 A JPH02140964 A JP H02140964A JP 63295027 A JP63295027 A JP 63295027A JP 29502788 A JP29502788 A JP 29502788A JP H02140964 A JPH02140964 A JP H02140964A
- Authority
- JP
- Japan
- Prior art keywords
- pull
- resistor
- bonding
- bonding pad
- pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/547—Dispositions of multiple bond wires
- H10W72/5473—Dispositions of multiple bond wires multiple bond wires connected to a common bond pad
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/931—Shapes of bond pads
- H10W72/932—Plan-view shape, i.e. in top view
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体集積回路に関し、特にプルアップ抵抗又
はプルダウン抵抗をオプションで外部導出端子に接続す
ることができる半導体集積回路に関する。
はプルダウン抵抗をオプションで外部導出端子に接続す
ることができる半導体集積回路に関する。
第３図と第４図に従来のプルアップ抵抗又はプルダウン
抵抗の内蔵を選択する一従来例を示す。
抵抗の内蔵を選択する一従来例を示す。
第３図はプルアップ抵抗の内蔵を選択する回路図である
。第４図は第３図を実施するための簡単なレイアウト図
である。第４図においてボンディングパッド４−１は第
３図の端子３−１でありボンディングパッド４−１から
のびているアルミニウム配線４−２は第３図のインバー
タ３−２のゲートにつながっている。アルミ配線４−３
は、第３図のプルアップ抵抗３−３につながっている。
。第４図は第３図を実施するための簡単なレイアウト図
である。第４図においてボンディングパッド４−１は第
３図の端子３−１でありボンディングパッド４−１から
のびているアルミニウム配線４−２は第３図のインバー
タ３−２のゲートにつながっている。アルミ配線４−３
は、第３図のプルアップ抵抗３−３につながっている。
第３図において点線をつなぐことによってプルアップ抵
抗の内蔵を選択したことになり、これはデバイス的には
第４図において斜線部のアルミ配線４−４をつなぐこと
によりプルアップ抵抗の内蔵を選択したことになる。
抗の内蔵を選択したことになり、これはデバイス的には
第４図において斜線部のアルミ配線４−４をつなぐこと
によりプルアップ抵抗の内蔵を選択したことになる。
上述した従来の半導体集積回路は拡散工程のアルミ配線
にてプルアップ抵抗又はプルダウン抵抗の内蔵を選択す
ることができるようになっているので、プルアップ抵抗
又はプルダウン抵抗の内蔵の選択を変更するたびにアル
ミマスクを作うナくてはならず、製品ができ上がるまで
時間が長くなるという欠点がある。
にてプルアップ抵抗又はプルダウン抵抗の内蔵を選択す
ることができるようになっているので、プルアップ抵抗
又はプルダウン抵抗の内蔵の選択を変更するたびにアル
ミマスクを作うナくてはならず、製品ができ上がるまで
時間が長くなるという欠点がある。
本発明の半導体集積回路は、プルアップ抵抗又はプルダ
ウン抵抗のついた第１のボンディングパッドを有してお
り、同パッドは信号入力用又は信号出力用の第２のボン
ディングパッドに近接して設けていることを特徴とする
。
ウン抵抗のついた第１のボンディングパッドを有してお
り、同パッドは信号入力用又は信号出力用の第２のボン
ディングパッドに近接して設けていることを特徴とする
。
したがって、第２のパッドに接続されるべき外部リード
に第１のパッドもワイヤで接続すれば、プルアップ又は
プルダウン抵抗付の端子とすることができる。
に第１のパッドもワイヤで接続すれば、プルアップ又は
プルダウン抵抗付の端子とすることができる。
次に本発明について図面を参照して説明する。
第１図は本発明の一実施例の構成図である。ボンディン
グパッド１−１はインバータ１−２につながっている。
グパッド１−１はインバータ１−２につながっている。
ボンディングパッド１−３はプルアップ抵抗１−４につ
ながっている。ボンディングパッド１−１はリードフレ
ーム１−５とポンディングワイヤ１−６でつながってい
る。プルアップ抵抗１−４を内蔵する場合は、ボンディ
ングパッド１−３とリードフレーム１−５をポンディン
グワイヤ１−７でつなげばよい。内蔵しない場合は、ボ
ンディングパッド１−３とリードフレーム１−５をポン
ディングワイヤ１−７でつながないようにすればよい。
ながっている。ボンディングパッド１−１はリードフレ
ーム１−５とポンディングワイヤ１−６でつながってい
る。プルアップ抵抗１−４を内蔵する場合は、ボンディ
ングパッド１−３とリードフレーム１−５をポンディン
グワイヤ１−７でつなげばよい。内蔵しない場合は、ボ
ンディングパッド１−３とリードフレーム１−５をポン
ディングワイヤ１−７でつながないようにすればよい。
ワイヤ１−７を設けるか否かは所謂ワイヤポンディング
工程で選択でき、製品完成を遅くすることはない。
工程で選択でき、製品完成を遅くすることはない。
第２図は本発明の他の実施例の構成図である。
ボンディングパッド２−１．２−３．２−５とインバー
タ２−２、プルアップ抵抗２−４．２−８とは実施例１
と同じつながりになっている。さらにボンディングパッ
ド２−１とリードフレーム２−７とはポンディングワイ
ヤ２−８でつながっている。ボンディングパッド２−３
、又はボンディングパッド２−５もしくは両パッドをポ
ンディングワイヤ２−９又はポンディングワイヤ２−１
０でリードフレーム２−７につなげることにより抵抗値
の異なるプルアップ抵抗を内蔵することができる。
タ２−２、プルアップ抵抗２−４．２−８とは実施例１
と同じつながりになっている。さらにボンディングパッ
ド２−１とリードフレーム２−７とはポンディングワイ
ヤ２−８でつながっている。ボンディングパッド２−３
、又はボンディングパッド２−５もしくは両パッドをポ
ンディングワイヤ２−９又はポンディングワイヤ２−１
０でリードフレーム２−７につなげることにより抵抗値
の異なるプルアップ抵抗を内蔵することができる。
なお、上述した実施例に限定されず、プルダウン抵抗に
ついても同様に実施できる。また、パッド１−１．２−
１は入力端子に限らず、出力端子でも、入出力端子でも
よい。
ついても同様に実施できる。また、パッド１−１．２−
１は入力端子に限らず、出力端子でも、入出力端子でも
よい。
以上説明したように本発明はプルアップ抵抗又はプルダ
ウン抵抗のついたボンディングパッドを設けることによ
りポンディング工程にてプルアップ抵抗又はプルダウン
抵抗の内蔵を選択することができ製品ができあがるまで
時間が短くできる効果がある。
ウン抵抗のついたボンディングパッドを設けることによ
りポンディング工程にてプルアップ抵抗又はプルダウン
抵抗の内蔵を選択することができ製品ができあがるまで
時間が短くできる効果がある。
１・・・・・・ボンディングパッド、１−２．２−２゜
３−２・・・・・・インバータ、１−４．２−４．２−
８．３−３・・・・・・プルアップ抵抗、ｌ−５，２−
７・・・・・・リードフレーム、１−６．１−７．２−
８．２−９．２−１０・・・・・・ポンディングワイヤ
、３−１・・・・・・端子、４−２．４−３・・・・・
・アルミ配線、４−４・・・・・・選択切り換えアルミ
配線。
３−２・・・・・・インバータ、１−４．２−４．２−
８．３−３・・・・・・プルアップ抵抗、ｌ−５，２−
７・・・・・・リードフレーム、１−６．１−７．２−
８．２−９．２−１０・・・・・・ポンディングワイヤ
、３−１・・・・・・端子、４−２．４−３・・・・・
・アルミ配線、４−４・・・・・・選択切り換えアルミ
配線。
代理人 弁理士 内 原 晋
第１図は本発明の一実施例の構成図、第２図は本発明の
他の実施例の構成図、第３図は一従来例の回路図、第４
図は第３図の簡単なレイアウト図である。 １−１．１−３．２−１．２−３．２−５．４ＶＤＤ 第１ 図 筋２．図 第３図 、Ｆｒｄ図
他の実施例の構成図、第３図は一従来例の回路図、第４
図は第３図の簡単なレイアウト図である。 １−１．１−３．２−１．２−３．２−５．４ＶＤＤ 第１ 図 筋２．図 第３図 、Ｆｒｄ図
Claims (1)
- プルアップ抵抗又はプルダウン抵抗の内蔵を選択するこ
とができる半導体集積回路において、プルアップ抵抗又
はプルダウン抵抗のついた第１のボンディングパッドと
、信号入力用又は信号出力用の第２のボンディングパッ
ドとを有し、これら第１および第２のボンディングパッ
ドが近接配置されていることを特徴とする半導体集積回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63295027A JP2829994B2 (ja) | 1988-11-21 | 1988-11-21 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63295027A JP2829994B2 (ja) | 1988-11-21 | 1988-11-21 | 半導体集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02140964A true JPH02140964A (ja) | 1990-05-30 |
| JP2829994B2 JP2829994B2 (ja) | 1998-12-02 |
Family
ID=17815376
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63295027A Expired - Lifetime JP2829994B2 (ja) | 1988-11-21 | 1988-11-21 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2829994B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10201710B4 (de) * | 2001-01-18 | 2016-11-10 | Fuji Electric Co., Ltd. | Halbleitersensor für eine physikalische Größe mit Einstell-Anschlussflächen für eine digitale Einstellung eines Sensorausgangssignals und Verfahren zu dessen Herstellung |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59188956A (ja) * | 1983-04-11 | 1984-10-26 | Nec Corp | 半導体装置 |
| JPS6122446A (ja) * | 1984-07-10 | 1986-01-31 | Asahi Optical Co Ltd | 光デイスク用ピツクアツプの２次元駆動用アクチユエ−タ− |
| JPS61173514A (ja) * | 1985-01-29 | 1986-08-05 | Matsushita Electric Ind Co Ltd | 信号処理回路 |
| JPS61224446A (ja) * | 1985-03-29 | 1986-10-06 | Fujitsu Ltd | 半導体集積回路 |
-
1988
- 1988-11-21 JP JP63295027A patent/JP2829994B2/ja not_active Expired - Lifetime
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59188956A (ja) * | 1983-04-11 | 1984-10-26 | Nec Corp | 半導体装置 |
| JPS6122446A (ja) * | 1984-07-10 | 1986-01-31 | Asahi Optical Co Ltd | 光デイスク用ピツクアツプの２次元駆動用アクチユエ−タ− |
| JPS61173514A (ja) * | 1985-01-29 | 1986-08-05 | Matsushita Electric Ind Co Ltd | 信号処理回路 |
| JPS61224446A (ja) * | 1985-03-29 | 1986-10-06 | Fujitsu Ltd | 半導体集積回路 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10201710B4 (de) * | 2001-01-18 | 2016-11-10 | Fuji Electric Co., Ltd. | Halbleitersensor für eine physikalische Größe mit Einstell-Anschlussflächen für eine digitale Einstellung eines Sensorausgangssignals und Verfahren zu dessen Herstellung |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2829994B2 (ja) | 1998-12-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6188538A (ja) | 半導体装置 | |
| JPH02140964A (ja) | 半導体集積回路 | |
| JPH04192350A (ja) | 半導体集積回路装置 | |
| JPS6362898B2 (ja) | ||
| JPH04349640A (ja) | アナログ・デジタル混在集積回路装置実装体 | |
| JPH02226753A (ja) | マルチチップパッケージ | |
| JPH03175702A (ja) | 半導体集積回路 | |
| JPS5963744A (ja) | 半導体装置 | |
| JPS6028255A (ja) | 半導体装置 | |
| JPH03167872A (ja) | 半導体装置用リードフレーム | |
| JPH1197473A (ja) | 半導体装置の製造方法と半導体装置 | |
| JP3068515B2 (ja) | 半導体装置及びその製造方法 | |
| JP2522455B2 (ja) | 半導体集積回路装置 | |
| JP2518253B2 (ja) | 半導体集積回路およびその製造方法 | |
| JPH0630379B2 (ja) | マスタスライス式半導体装置 | |
| JPH03276746A (ja) | 高周波用半導体装置 | |
| JPH03263341A (ja) | 高周波高出力トランジスタ | |
| JPH02306650A (ja) | 半導体装置 | |
| JPS62293748A (ja) | 半導体集積回路装置 | |
| JPH08264673A (ja) | 集積回路装置 | |
| JPH04199670A (ja) | Ｉｃパッケージ用リードフレーム | |
| JPH04332151A (ja) | 半導体集積回路のレイアウト法 | |
| JPS61160951A (ja) | 集積回路装置 | |
| JPH02306651A (ja) | 半導体装置 | |
| JPH08288460A (ja) | 半導体装置の外部制御可能なボンディング方法 |