JPH0216575B2

JPH0216575B2 -

Info

Publication number: JPH0216575B2
Application number: JP57051382A
Authority: JP
Inventors: Oku Kuraki; Hideo Oikawa
Original assignee: Nippon Telegraph and Telephone Corp
Current assignee: NTT Inc
Priority date: 1982-03-31
Filing date: 1982-03-31
Publication date: 1990-04-17
Also published as: JPS58175869A

Description

【発明の詳細な説明】（発明の分野）本発明は、半導体装置、特に高融点金属を電極
等として用いる半導体装置及びその製造方法に関
するものである。

（従来技術及びその欠点）従来、半導体装置においては、電極・配線等の
材料としてはアルミニウム（以下「Al」という）
等の低融点金属、モリブデン（以下「Mo」とい
う）、タングステン（以下「Ｗ」という）、タンタ
ル（以下「Ta」という）、チタン（以下「Ti」
という）等の高融点金属、又は多結晶シリコン
（以下「poly Si」という）等の半導体材料が用い
られていた。これらの材料はそれぞれ一長一短を
有していた。即ち、このうちAlは比抵抗が小さ
い利点はあるもののその融点が660℃と低いため
通常1000℃程度の熱処理工程が必要とされる半導
体装置の製造プロセスに導入するには種々の制約
を伴つていた。一方poly Siは1000℃程度の熱処
理にも耐えうること及び基板として用いるシリコ
ンとの親和性も大きいことから半導体装置の製造
プロセスの自由度を大きくとれるという利点をも
つている。更にpoly Siを酸化雰囲気中で単に熱
処理するのみでpoly Si表面に絶縁性のよいシリ
コン酸化膜（以下「SiO₂」という）を簡単に形
成することができ、poly Si及びSiO₂が共に
H₂SO₄、HCl、HNO₃、H₂O₂等の各溶液の適当
な混合液での、酸洗浄（以下単に「酸洗浄」とい
う）に耐えられることから素子表面の清浄化が容
易に行えるので、電極・配線等にpoly Siを用い
た場合には半導体装置の製造歩留りがよいという
利点があつた。しかし、poly Siの比抵抗は金属
に比べると２桁ないし３桁高いので、電極・配線
等にpoly Siを用いた半導体装置では配線抵抗に
よる伝搬遅延を増大し、高集積化、高速化を実現
することは困難であつた。

これらに対して、高融点金属、例えばMoは融
点が約2600℃と高く、1000℃程度の熱処理に耐え
うることからMoを電極・配線等に用いると半導
体装置の製造プロセスの自由度を大きくでき、高
融点金属は比抵抗も小さいことから半導体装置の
高速化にも適している。このことから高融点金属
を備えた半導体装置は脚光を浴びてきた。しか
し、poly Siに比べ高融点金属の場合には、その
表面にシリコンの熱酸化膜のように安定で良質な
絶縁層を備えた構造の半導体装置及びそれを簡単
に製造する方法が実現されていなかつたため、高
融点金属を電極・配線等に用いた半導体装置は半
導体技術の主流には今までなり得なかつた。高融
点金属層上にシリコン酸化膜のように絶縁層を備
えた構造のもの自体は従来も存在していた。しか
し、このシリコン酸化膜は化学気相成長（以下
「CVD」という）法等によつて形成されたもの
（以下CVD法により形成されたシリコン酸化膜を
「CVDSiO₂」という）であるため膜質が悪く、例
えば絶縁耐圧がシリコンの熱酸化膜などに比べ低
かつた。またCVD法は全面にCVDSiO₂を堆積す
るもので、高融点金属表面にだけ選択的にシリコ
ン酸化膜を形成できない。さらにこのCVDSiO₂
を段差のある部分に一様の厚さで形成することは
難しく、また段差部でCVDSiO₂はオーバーハン
グ状になることが多い。このためこのCVDSiO₂
を層間絶縁膜として用い、段差のある高融点金属
層、CVDSiO₂及び他の導電性層の三層構造を備
えた半導体を実現しようとすると、短絡又は断線
が多いという欠点があつた。またCVD法により
高融点金属の表面にCVDSiO₂を形成するには、
高融点金属の酸化を防ぐために一旦CVD装置内
の温度を下げてから高融点金属を備えた試料を
CVD装置内に装着し、装置内を不活性雰囲気に
し温度を上げてから反応ガスを装置内に供給し
CVDSiO₂を形成しなければならなかつた。この
ため操作が複雑で時間も長時間要するという欠点
があつた。また従来の方法ではCVDSiO₂の耐圧、
ピンホールの存在等の問題を除去するため
CVDSiO₂を例えば5000Åと厚くする必要があり
半導体装置の高密度化が困難であつた。

ところで、poly Si又は高融点金属をO₂ゲート
電極として用いたMIS型電界効果トランジスタ
（以下「MISFET」という）としては第１図に示
す構造のものが従来提案されていた。１は基板
で、基板１内にはソース領域２及びドレイン領域
３が設けられており、基板１上にはゲート酸化膜
４を介してpoly Si又は高融点金属から成るゲー
ト電極５が設けられている。そしてゲート電極５
の表面には絶縁用のCVDSiO₂６が設けられてお
り、ゲート電極５の両脇のCVDSiO₂６及びゲー
ト酸化膜４には、コンタクトホール７が穿孔され
ており、このコンタクトホール７を通じてソース
電極８及びドレイン電極９がソース領域２及びド
レイン領域３にそれぞれ接するよう設けられてい
る。このような構造において、ゲート電極５の側
壁とコンタクトホール７との距離ｘはゲート電極
５として高融点金属を用いた場合には特に
CVDSiO₂の耐圧に問題のあることから短くする
ことができなかつた。また第１図の構造を実現す
る工程を考えてみると、ゲート電極５をマスクと
してイオン注入することによりソース領域２及び
ドレイン領域３をゲート電極５に対してセルフア
ライン的に形成した後CVDSiO₂を形成し、その
後リソグラフイ技術とエツチング技術を用いてコ
ンタクトホール７を形成している。CVDSiO₂６
はゲート電極５の表面以外のゲート酸化膜４上に
も一様に形成されるのでコンタクトホール７を形
成する必要が生じ、このとき用いられるリソグラ
フイ技術の精度の限界から距離ｘを1μｍ以下に
することは困難であつた。このように従来の技術
では距離ｘを短くした構造のMISFET及びそれ
を製造することが困難であつたため、高密度な半
導体装置を実現することができなかつた。また従
来の半導体装置ではゲート電極５下のゲート領域
とコンタクトホール７との間に存在する距離のた
めに動作速度をより速くすることは困難であつ
た。

（発明の目的）本発明の目的は、高密度化に好適な自己整合的
位置関係にある電極・コンタクトホール構造を有
する半導体装置及びその製造方法を提供すること
にある。

本発明の他の目的は高速な半導体装置及びその
製造方法を提供することにある。

本発明の他の目的は高融点金属から成る電極の
表面上にのみ絶縁性のすぐれたシリコン酸化膜を
有する半導体装置及びその製造方法を提供するこ
とにある。

本発明の他の目的は高融点金属から成る電極部
分での短絡及び断線の少ない半導体装置及びその
製造方法を提供することにある。

本発明の他の目的は電極として高融点金属を用
いる半導体装置を高歩留りで製造する方法を提供
することにある。

（発明の構成）上記目的を達成するために、本発明に係る半導
体装置の代表的なものは、基板上に絶縁層を有す
る基板上に設けられた高融点金属層と、内部シリ
コン酸化膜と、シリコン層とを備え、前記内部シ
リコン酸化膜は前記高融点金属層と前記シリコン
層との間に設けられておりこの内部シリコン酸化
膜は前記シリコン層を内部的に酸化して成るシリ
コン酸化膜であり、前記シリコン層は前記絶縁層
に穿孔されたコンタクトホールを通じて前記基板
に接しており、前記コンタクトホールは前記高融
点金属層の端部付近に設けられていることを特徴
とする。

また、本発明に係る半導体装置の製造方法の代
表的な第１の態様は、絶縁層を備えた基板から成
る基板上に所定形状の高融点金属層を形成する工
程と、前記高融点金属層の表面に高融点金属酸化
物層を形成する工程と、前記高融点金属層の端部
に隣接する前記絶縁層にコンタクトホールを形成
する工程と、前記コンタクトホールと前記高融点
金属酸化物層を覆うようにシリコン層を形成する
工程と、前記高融点金属層、前記高融点金属酸化
物層及びシリコン層を有する基体を水素を含む雰
囲気中で熱処理し、前記高融点金属層と前記シリ
コン層との間に内部シリコン酸化膜を形成する工
程とを含むことを特徴とする。更に製造方法の第
２の態様によれば上記第１の態様においてコンタ
クトホール及び高融点金属酸化物層上にシリコン
層を形成した後にこのシリコン層の表面を酸化し
てから内部シリコン酸化膜形成工程を行うことを
特徴とする。更に製造方法の第３及び第４の態様
によれば、それぞれ上記第１及び第２の態様にお
いて、高融点金属酸化物形成工程とコンタクトホ
ール形成工程との順序を逆に行うことを特徴とす
る。

（実施例）以下本発明を実施例に基づいて説明する。

第２図は本発明をMISFETに適用した場合の
実施例である。１１は例えば比抵抗約３ΩcmのＰ
型単結晶基板、１２及び１３はそれぞれ基板内に
設けられたソース領域及びドレイン領域であつて
ｎ型不純物の表面濃度が例えば２×10²⁰cm^-8で深
さが0.25μｍである。基板１１上にはゲート酸化
膜１４を介して高融点金属層例えば厚さ0.3μｍの
Moから成るゲート電極１５が設けられておりこ
のゲート電極１５は所定形状例えば矩形の断面形
状を有している。１６はソース電極及びドレイン
電極を構成するシリコン層を内部即ちゲート電極
１５である高融点金属層側から酸化して成る例え
ば厚さ700Åの内部シリコン酸化膜で、１７はゲ
ート酸化膜１４に穿孔されたコンタクトホールで
このコンタクトホール１７はゲート電極１５の端
部付近の内部シリコン酸化膜１６を介してゲート
電極１５に対して自己整合的な位置に設けられて
おり、このコンタクトホール１７を通じてシリコ
ン層から成るソース電極１８及びドレイン電極１
９がソース領域１２及びドレイン領域１３にそれ
ぞれ接するように設けられている。ソース電極１
８及びドレイン電極１９を構成するシリコン層は
poly Siでもアモルフアスシリコンでもよく、厚
さは例えば0.35μｍで、その不純物濃度は約10²¹
cm^-3である。

このようなMISFETは、ゲート電極１５とコ
ンタクトホール１７とがゲート電極１５の表面に
のみ選択的に形成された厚さｙの薄い内部シリコ
ン酸化膜１６を介して自己整合的な位置関係に設
けられているので、CVDSiO₂を用いる場合に比
べ素子の大きさが小さくてすみ高密度化に適した
構造となつている。

更にゲート領域とコンタクトホールとの距離ｙ
が短くてすむので、半導体装置の動作速度をより
速くすることができる。

また、内部シリコン酸化膜１６は後に述べるよ
うにシリコンの熱酸化膜と同様の膜質、例えば絶
縁耐圧を有しているので本発明に係るMISFET
はゲート電極１５とソース電極１８（又はドレイ
ン電極１９）との絶縁特性を向上することができ
る。

第３図は、本発明をいわゆる２層ゲート構造の
半導体装置に適用した場合の一例を示したもので
ある。２０はゲート酸化膜１４上に設けられた
poly Siから成るセルプレート電極で、２１はセ
ルプレート電極２０上に例えばpoly Siを酸化し
て形成される厚さ0.1μｍのシリコン酸化膜で、高
融点金属層から成るゲート電極１５がゲート酸化
膜１４及びシリコン酸化膜２１の一部を覆うよう
に設けられており、ゲート電極１５の表面には内
部シリコン酸化膜１６が設けられており、２２は
この内部シリコン酸化膜１６の一部を覆いコンタ
クトホール２３を通じで基板１１内の領域２４に
接するるよう設けられたシリコン層である。上述
のセルプレート電極２０は容量部分の電極として
用いられる。この構造の半導体装置は第２図のも
のと同様に、コンタクトホール２３が内部シリコ
ン酸化膜１６を介しゲート電極１５に対して自己
整合的な位置関係に設けられている。但しコンタ
クトホールの数は一つのゲート電極に対し一つで
ある。

次に、一つのゲート電極に対し一つのコンタク
トホールを有する他の実施例を第４図、第５図に
示す。

第４図において、１５は基板１１上にゲート酸
化膜１４を介して設けられたゲート電極で、ゲー
ト電極１５の表面には内部シリコン酸化膜１６が
設けられており、ゲート電極１５の一つの端部付
近には内部シリコン酸化膜１６を介しゲート電極
１５に対して自己整合的な位置に設けられたコン
タクトホール２３を通じてシリコン層２２が基板
１１内の領域２４に接しており、ゲート電極１５
の値の端部付近には内部シリコン酸化膜１６を介
しかつゲート酸化膜１４上に設けられたセルプレ
ート電極２５があり、このセルプレート電極２５
は前記シリコン層２２とは絶縁分離されている他
のシリコン層から成る。

第５図において、基板１１上のゲート酸化膜１
４を介して設けられた二つの高融点金属層の一方
はゲート電極１５として他方はセルプレート電極
２６として用いられ、ゲート電極１５及びセルプ
レート電極２６の表面には内部シリコン酸化膜１
６が設けられており、内部シリコン酸化膜１６及
びゲート酸化膜１４を覆うようにシリコン層２２
が設けられていて、このシリコン層２２はゲート
電極１５の一つの端部において内部シリコン酸化
膜１６を介して自己整合的な位置関係にあるコン
タクトホール２３を通じて基板１１内の領域２４
に接しており、ゲート電極１５の他の端部とセル
プレート電極２６との隙間に対応する基板１１内
には他の領域２７が設けられている。シリコン層
２２はゲート電極１５及びセルプレート電極２６
の両方を覆つている必要はなくコンタクトホール
２３を通じて領域２４に接していればよい。

上述した第３図〜第５図に示した実施例におい
て、基板１１、領域２４，２７、及びシリコン層
２２，２５は第２図に示した実施例の基板１１、
領域１２，１３、及びシリコン層１８，１９と、
それぞれ同じものを用いればよい。また第３図〜
第５図の構造はいずれもゲート電極１５又はセル
プレート電極２６として用いられている高融点金
属層の表面にだけ選択的に内部シリコン酸化膜１
６が設けられており、他の部分の表面には内部シ
リコン酸化膜１６は形成されていない。第３図〜
第５図の構造の半導体装置は、いずれも薄い内部
シリコン酸化膜１６を介してゲート電極１５とコ
ンタクトホール２３が自己整合的位置関係になつ
ているので、集積回路の高密度化に適している。
またゲート領域とコンタクトホールの距離が短く
なるので半導体装置を高集積化、高速化できる。

なお第２図〜第５図は説明をわかりやすくする
ためシリコン層１８，１９，２０，２５が露出し
ている構造について説明したが、必要に応じこれ
らの構造の上に絶縁膜や配線層等が設けられてい
ることはいうまでもない。

次に本発明に係る半導体装置の製造方法の１実
施例を説明する。

ｐ型単結晶シリコン基板１１上にゲート酸化膜
１４に用いる絶縁層として例えば厚さ400Åのシ
リコン酸化膜を形成し、その後高融点金属層を形
成し、この高融点金属層を公知のリソグラフイ技
術とエツチング技術を用いて加工しゲート電極１
５を形成し、第６−Ａ図の構造を得る。ゲート電
極１５の高融点金属層に用いる材料としては、低
比抵抗で耐熱性が高くその材料の酸化物が水素を
含む雰囲気中で熱処理することにより容易に還元
されるものであることが必要であり、例えば
Mo、Ｗ、Ta、Ti等がある。本実施例では以下
Moを例に挙げて詳細に説明する。第６−Ａ図の
ゲート電極１５は電子ビーム蒸着法で形成した厚
さ約3000ÅのMoである。

次に第６−Ａ図の構造のものに主面３０側から
ｎ型の不純物例えばヒ素をドーズ量４×10¹⁵cm
^-2、注入エネルギー100keVでゲート電極１５を
マスクにしイオン注入した後アニールを行いソー
ス領域１２及びドレイン領域１３を形成し、第６
−Ｂ図の構造を得る。

次にゲート電極１５として用いる高融点金属層
の表面を酸化して高融点金属酸化物層３１を形成
し、第６−Ｃ図の構造を得る。高融点金属層４と
してMoを用いた場合に一般に安定に得られる
Moの酸化物としては二酸化モリブデン（以下
「MoO₂」という）と三酸化モリブデン（以下
「MoO₃」という）とがある。MoO₃はMoを酸素
を含む雰囲気中で低温熱処理して容易に得られる
が、このMoO₃は約800℃以上の高温になると昇
華し始める。このため高融点金属酸化物層３１と
してMoO₃を用いた場合には後に述べる熱処理に
よりMoO₃の剥離等がおこつてしまい不都合であ
る。従つて高融点金属酸化物層３１としては融点
が1900℃と高く高温で安定なMoO₂を用いる必要
がある。しかし、従来Mo表面にMoO₂を形成す
ることは容易ではなかつた。我々は種々の検討の
結果MoO₂をMo表面に安定につくるMoの酸化方
法を二つ見い出した。第１の方法はMoを酸素雰
囲気中で300℃程度で酸化しMoの表面に一旦
MoO₃を形成し、続いて不活性ガス（例えば窒素
ガス）中でMoO₃の昇華点に近い温度又はそれ以
上の温度で熱処理しMoO₃をMoO₂に変えMoの表
面にMoO₂を形成する方法である。第２の方法
は、酸素を微量（1.0％以下）を含む不活性ガス
（例えば窒素ガス）雰囲気中でMoをMoO₃の昇華
点に近い温度又はそれ以上の温度で熱処理しMo
表面にMoO₂を形成する方法である。この二つの
方法でえられたMo表面のMo酸化物がMoO₂であ
ることはＸ線回折と電子線回折により確認した。
本実施例においては第１の方法を用いて高融点金
属酸化物層３１となるMoO₂を形成した。その一
例としては、Moを備えた基体を酸化雰囲気中で
300℃の温度で60分間熱処理しMoO₃をMo上に形
成した後、窒素雰囲気中で800℃の温度で30分間
熱処理しMoの表面に約400Åの厚さのMoO₂を形
成した。第７図はMo上に形成するMoO₃の膜厚
と形成時間との関係を示したものである曲線ａ，
ｂ，ｃは形成温度がそれぞれ300℃、320℃、350
℃の場合についてのMoO₃膜厚の形成時間依存性
である。後に述べるように形成される内部シリコ
ン酸化膜１６の厚さはMoO₃を変換してできる
MoO₂の膜厚に依存するので、内部シリコン酸化
膜１６の厚さの制御上、このMoO₃の膜厚を精度
よく制御しておくことが大切である。第７図は、
300℃前後の形成温度でM₀O₃を形成すれば精度
よくMoO₃の膜厚の制度ができることを示してい
る。なお、上述した二つのMoO₂の形成方法を比
較した場合には、第１の方法の方がMoO₂の膜厚
の制御及びMo中への酸素の拡散防止の点ですぐ
れている。Mo中に酸素が拡散すると後に述べる
内部シリコン酸化膜形成工程でMoが大きな体積
収縮を伴うことからあまり望ましくない。

次に公知のリソグラフイ技術を用いて第６−Ｃ
図の構造のものの上にレジストパターンを形成す
る。このレジストパターン３２は例えば第６−Ｄ
図に示すようにコンタクトホール形成用の開口部
３２ａを有しており、開口部３２ａの一部をゲー
ト電極１５に重なるように形成しておくことが望
ましい。なお従来の製造工程においてはゲート電
極１５と開口部３２ａの一部が重なるようなレジ
ストパターンを用いた場合にその後の工程により
露出しているゲート電極１５とコンタクト用電極
が短絡してしまうので、開口部３２ａはゲート電
極１５から離して形成しなければならず、そのと
きの距離は通常リソグラフイ工程における余裕度
及びエツチング時におけるサイドエツチング量等
を考慮して1μｍ以上とするのが普通である。本
発明では後述するようにシリコン層３３と基板１
１との接続を行つた後に内部シリコン酸化膜１６
を形成することによりゲート電極１５とシリコン
層３３との絶縁分離を行うので、ゲート電極１５
と開口部３２ａの一部が重なるレジストパターン
を形成しても構わない。

次に第６−Ｄ図の構造のもののゲート酸化膜１
４をレジストパターン３２をマスクとして公知の
エツチング技術により穿孔してコンタクトホール
１７を形成した後レジストパターン３２を除去し
第６−Ｅ図の構造を得る。

次に、第６−Ｅ図の構造のものの上にシリコン
層３３を形成し第６−Ｆ図の構造を得る。シリコ
ン層３３はpoly Siでもアモルフアスシリコンで
もよい。本実施例では電子ビーム蒸着法により
poly Siを3500Åの厚さに形成した。その後この
poly Siを低抵抗化するためにヒ素等の不純物を
poly Siへイオン注入法により添加した。シリコ
ン層３３として用いるpoly Siの形成には他の形
成法例えばCVD法等を用いてもよく、形成時に
不純物を添加してもよい。またpoly Siの不純物
濃度は、poly Siの用途に応じ適宜設定すればよ
いことはもちろんである。

次に、第６−Ｆ図の構造のものを水素雰囲気又
は水素を含む不活性ガス（例えば窒素ガス）雰囲
気中で熱処理することにより高融点金属酸化物層
３１を還元し同時にシリコン層３３を内部、即ち
高融点金属層側から酸化し内部シリコン酸化膜１
６を形成し第６−Ｇ図の構造を得る。本実施例に
おいては、水素雰囲気中で1000℃の温度で60分間
の熱処理を行いMoO₂を還元しMoとし、同時に
内部シリコン酸化膜１６を約700Åの厚さ形成し
た。上記の例では1000℃60分の熱処理を行つてい
るが、この熱処理条件は高融点金属酸化物層３１
の還元と同時にシリコン層３３が内部から酸化さ
れる条件であればよく、800℃程度の熱処理温度
であつてもかまわない。また熱処理雰囲気中にホ
スヒン（PH₃）を加えることにより内部シリコン
酸化膜１６をリンガラス化させることも可能であ
る。

次にゲート電極１５上のシリコン層３３の一部
を公知のリソグラフイ技術とエツチング技術を用
いて除去し残つたシリコン層をソース電極１８及
びドレイン電極１９とする第６−Ｈ図の構造を得
る。なお、この場合ソース電極８とドレイン電極
１９の間の隙間には、例えばシリコン層３３を酸
化して成るシリコン酸化膜等の絶縁膜を設けても
よい。

このあと必要に応じて層間絶縁膜、配線層等の
形成工程を行えばよい。

上述の内部シリコン酸化膜形成工程前後の構造
の変化を第８図に示すオージエ電子分光法の測定
結果に基づいて説明する。第８図Ａは内部シリコ
ン酸化膜形成前、即ち第６−Ｆ図の構造について
第８図Ｂは内部シリコン酸化膜形成工程後、即ち
第６−Ｇ図の構造について、シリコン層３３表面
から基板１１方向への構成元素の深さ方向分布を
それぞれ示している。横軸は試料をスパツタエツ
チングした時間で、シリコン層３３表面からの深
さに対応している。ａ，ｂ，ｃはそれぞれシリコ
ン、酸素、Moを示す曲線である。

第８図ＡはMo上にMoO₂が形成されており更
にMoO₂上にpoly Siが形成されていることを明
瞭に示している。第８図Ｂを第８図Ａと比較して
みるとMoO₂であつた部分がMoに還元されpoly
SiとMoO₂の界面であつた付近からpoly Si表面
方向に約700Å程度の内部シリコン酸化膜が形成
されている様子がわかる。

第８図Ｂによれば、Mo中には酸素は入つてお
らず上述した内部シリコン酸化膜形成工程では
Moが酸化されないことを示しており、またMo
とシリコンとの反応によるシリサイドなども形成
されていないことを示している。更に第８図Ｂか
らは、poly Siと内部シリコン酸化膜との界面及
び内部シリコン酸化膜とMoとの界面は共に非常
に急峻なオージエ電子分布を示しているので、両
界面は非常に均質かつ一様に形成されているもの
と判断される。このように第６−Ｆ図の構造のも
のを水素を含む雰囲気中で熱処理することにより
第６−Ｇ図に示す内部シリコン酸化膜１６が形成
される理由は次のように考えられる。

即ち、MoO₂が次の反応により還元され、 MoO₂＋2H₂→Mo＋2H₂O このとき生成されるH₂Oによりシリコン層３
３であるpoly Siが酸化され内部シリコン酸化膜
１６が形成されるものと考えられる。従つて熱処
理雰囲気として用いる水素の量は上記の還元反応
に用いられるのに充分な量があればよい。そして
上記の還元反応に伴つて発生するH₂Oの量はた
かだかMoO₂を構成する酸素量で限定されてしま
うので、形成しうる内部シリコン酸化膜１６の最
大の厚さはMoO₂の厚さによつて決定されること
に注意しておく必要がある。

次に、上述の内部シリコン酸化膜形成工程で形
成した内部シリコン酸化膜１６の膜質を、種々の
方法で評価したのでその結果を説明する。先ず
XPS（X_-ray _{phptpelectrpo} _spectrpscppy）測定により
内部シリコン酸化膜１６の組成を検討したとこ
ろ、この膜のシリコンの2p電子の結合エネルギ
ーが103.3eVであり通常のシリコンの熱酸化膜の
シリコンの2p電子の結合エネルギー値103.4eVに
ほぼ一致したことから、内部シリコン酸化膜１６
の組成は通常のシリコンの熱酸化膜と同様の組成
であると判断した。次に内部シリコン酸化膜１６
の希フツ酸（フツ酸：水＝３：100）に対するエ
ツチング速度は120Å／分であり通常のシリコン
の熱酸化膜の同様の液でのエツチング速度109
Å／分とほぼ同等であつた。次に内部シリコン酸
化膜１６上に500μ角のpoly Si−Al2層電極を形
成し、内部シリコン酸化膜１６の耐圧及びリーク
電流を測定したところ、耐圧は10⁶V／cm以上で、
リーク電流は10^-12A以下であり、通常のシリコ
ンの熱酸化膜と同等の値を得た。以上の評価の結
果から、内部シリコン酸化膜１６の膜質は通常の
シリコンの熱酸化膜と同等であると結論した。

以上説明したように、本発明に係る方法を用い
ると、シリコン層３３とゲート電極１５の絶縁分
離をシリコン層３３の形成後に行えることからレ
ジストパターン形成工程においてコンタクトホー
ル形成用開口部３２ａの一部をゲート電極１５に
重ねて形成できるので、コンタクトホール１７を
ゲート電極１５に対して自己整合的な位置に形成
できる。その結果薄い内部シリコン酸化膜１６を
介してゲート電極１５とコンタクトホール１７が
近接した構造となり面積が小さく集積回路の高密
度化に適した半導体装置を実現できる。例えば従
来の構造に比べゲート電極とコンタクトホールと
の距離を１桁以上短くでき、セル面積を数10％縮
小できる。更に、ゲート電極１５下のゲート電極
とコンタクトホール１７との距離が内部シリコン
酸化膜１６の厚さｙで一義的に決まりこの距離が
短いので極めて高速な半導体装置を実現できる。

また第８図で説明したように、内部シリコン酸
化膜の膜質はシリコンの熱酸化膜と同様の膜質を
有しCVDSiO₂に比べてすぐれているので、本発
明を用いればゲート電極と他の電極として用いら
れるシリコン層の間の絶縁特性のよい半導体装置
を実現できる。更に内部シリコン酸化膜１６は、
高融点金属層の表面にむらなく一様に形成された
高融点金属酸化物層を還元する際に生ずるH₂O
を利用して形成されるので一様にかつ選択的に高
融点金属層表面のみを覆う構造になつている。こ
のためゲート電極１５とソース電極１８及びドレ
イン電極１９との間には短絡はおこりにくく、ゲ
ート電極１５の段差部で内部シリコン酸化膜１６
がオーバーハング状に形成されることもないの
で、段差部でのシリコン層の断線が問題になるこ
ともない。このように短絡・断線のないことから
その製造歩留りも著しく高い。更に、内部シリコ
ン酸化膜形成工程では、従来のMo上への
CVDSiO₂形成時の如くMoO₃の形成がおこらな
いように複雑な手順と時間をかけることなく、簡
単にゲート電極１５上にう内部シリコン酸化膜１
６を形成できる。

また高融点金属酸化物層３１のMoO₂は酸洗浄
に比較的耐えることができるので、第６−Ｄ図か
ら第６−Ｅ図に移るときの工程で適当な酸洗浄を
行うことにより、素子の表面の清浄化が行え、製
造歩留りの向上及び製造装置の汚染防止ができ
る。

上に述べた製造方法は第６−Ａ図〜第６−Ｇ図
に示す工程に限定されず種々の変形例が考えられ
る。

第１の変形例としては、第６図の実施例におい
てイオン注入工程と高融点金属酸化物層形成工程
とを逆にしたものがある。即ち第６−Ａ図の構造
のものに高融点金属酸化物層形成工程を施し、高
融点金属酸化物層３１を備えた第９−Ａ図に示す
構造のものを得、その後不純物をイオン注入する
ことにより第９−Ｂ図の構造を得、その後は第６
図の場合と同様の工程により第６−Ｄ図〜第６−
Ｈ図の構造を得る。この方法によればゲート電極
１５表面に結晶性の悪い高融点金属酸化物層３１
が形成されているので、イオン注入に対する阻止
能を大きくでき、いわゆるチヤネリング現象の改
善に有効である。例えばMoなどではゲート電極
１５は結晶性のより良い膜又は2000Å以下のより
薄い膜による場合などに特に有効である。

また第２の変形例としては、高融点金属酸化物
層形成工程とコンタクトホール形成工程とを逆に
したものがある。即ち第６−Ｂ図の構造をものに
第６−Ｄ図及び第６−Ｅ図の構造を得るのと同様
な工程を施して第１０−Ａ図及び第１０−Ｂ図の
構造を得、次いで高融点金属酸化物層形成工程を
行い第１０−Ｃ図の構造を得る。この場合高融点
金属酸化物層形成時にコンタクトホール１７を通
じて露出している基板１１の一部も酸化される
が、このときの酸化温度は300℃程度と低いため
基板１１上に形成されるシリコン酸化膜はシリコ
ンの自然酸化膜と同程度の厚さしかないので、希
フツ酸によるライトエツチング処理を施すことに
よりゲート酸化膜１４の厚さを殆ど減ずることな
く第１０−Ｃ図の構造を実現できる。なお、
MoO₂は希フツ酸に対しては十分耐性がある。そ
の後は第６図と同様の工程により第６−Ｆ図〜第
６−Ｈ図と同じ構造を得る。

ところでこれまで説明した製法の実施例におい
て、シリコン層３３として用いるpoly Siが薄い
場合（例えば1500Å程度）にはMoとpoly Si界面
にやや厚い内部シリコン酸化膜を形成することが
困難になる。この理由はシリコン層３３があまり
薄いと内部シリコン酸化膜形成時にH₂Oがシリ
コン層３３のピンホールや結晶粒界を通じて外部
へ散逸してしまうためと考えられる。この間題を
解決するためには第６−Ｆ図の構造を得た後にシ
リコン層３３の表面にシリコン酸化膜３４を形成
した第１１−Ａ図の構造を得てから、第６−Ｇ図
の構造を得るための工程を行い第１１−Ｂの構造
を得ればよい。その後このシリコン酸化膜３４は
必要に応じて残して使用するか除去すればよい。

第１１−Ａ図の構造を用いて内部シリコン酸化
膜１６の形成を行つた場合のオージエ電子分光測
定結果をシリコン酸化膜３４を設けない場合と比
較して第１２図に示す。シリコン層３３として電
子ビーム蒸着法により形成した厚さ1100Åのpoly
Siを用い、シリコン酸化膜３４は例えばシリコン
層３３を熱酸化して400Åの厚さとした。第１２
図Ａはシリコン酸化膜３４を設けないで内部シリ
コン酸化膜形成を行つた場合の、第１２図Ｂはシ
リコン酸化膜３４を設けて内部シリコン酸化膜形
成を行つた場合の、シリコン層３３表面から基板
１１方向への構成元素の深さ方向分布を示してい
る。シリコン酸化膜３４がある場合には第１２図
Ｂから、poly SiとMoとの間に比較的厚い内部シ
リコン酸化膜１６が形成されpoly Siと内部シリ
コン酸化膜１６との界面及び内部シリコン酸化膜
１６とMoとの界面とが共に均質かつ一様に形成
されていることがわかる。またpoly Siを熱酸化
してシリコン酸化膜３４を形成してもMoが酸化
されていないことも確認済である。

一方、シリコン層３３が薄い場合の対策として
は、シリコン層３３の表面を非晶質化したり、緻
密な膜で被覆することが効果があるので、 CVDSiO₂や窒化膜を堆積させたり、シリコン
層の表面を直接窒化してもよい。

以上は一つのゲート電極に対して二つのコンタ
クトホールを有する半導体装置の製法について説
明したが、次に一つのゲート電極に対して一つの
コンタクトホールを有する半導体装置の製法につ
いて簡単に説明する。

ｐ型単結晶シリコン基板１１上にゲート酸化膜
１４を介してセルプレート電極２０となるpoly
Siを形成しこれを加工しその表面にシリコン酸化
膜２１等の絶縁層を形成し、更にゲート酸化膜１
４とシリコン酸化膜２１を覆うように高融点金属
層を形成しこの高融点金属層をセルプレート電極
２０の段差部で重なるような所定形状に加工しゲ
ート電極１５を形成し第１３−Ａ図の構造を得
る。その後第６−Ｂ図〜第６−Ｇ図の構造を得る
工程と同様の工程を行いそれぞれ第１３−Ｂ図〜
第１３−Ｇ図の構造を得る。一連の第６図の場合
と異なるのはイオン注入により基板内に設けられ
る不純物領域２４が一つであり（第１３−Ｂ図）、
コンタクトホール２３の数も一つのゲート電極１
５に対して一つのみである点である。その後シリ
コン層２２を必要に応じて加工し第１３−Ｈ図の
構造を得る。

次にコンタクトホールが一つの場合の製法の他
の実施例について説明する。第１４−Ａ図の構造
（第６−Ａ図のものと同じ）のものに第６−Ｃ図
の構造を得る際と同様の高融点金属酸化物層形成
工程を施し第１４−Ｂ図の構造を得る。次に第６
−Ｄ図〜第６−Ｆ図の構造のものを得るのと同様
の工程を行い第１４−Ｃ図〜第１４−Ｅ図の構造
を得る。このときコンタクトホール２３はゲート
電極１５に対して一つ形成される。

次いで第１４−Ｅ図の構造のものを不活性雰囲
気中（例えば窒素）で熱処理しシリコン層２２中
の不純物を基板１１に拡散させ不純物濃度領域２
４を形成し第１４−Ｆ図の構造を得る。その後第
６−Ｇ図及び第６−Ｈ図の構造を得るのと同様の
工程を行い第１４−Ｇ図及び第１４−Ｈ図の構造
を得る。このときシリコン層２２の一部はセルプ
レート電極２５として用いられる。なお第１４−
Ｆ図の構造を得る工程と第１４−Ｇ図の構造を得
る工程は逆でもよい。

次にやはりコンタクトホールが一つの場合の製
法の他の実施例について説明する。第１５−Ａ図
に示すような基板１１上にゲート酸化膜１４を介
してゲート電極１５及びセルプレート電極２６と
なる高融点金属層を先ず形成しその後第６−Ｂ図
〜第６−Ｇ図を得るのと同様の工程によりそれぞ
れ第１５−Ｂ図〜第１５−Ｇ図の構造を得る。こ
のとき一連の第６図の場合と異なるのはゲート電
極１５のセルプレート電極２６とは逆側にある端
部付近にのみコンタクトホール２３が設けられ、
このコンタクトホール２３を通じてシリコン層２
２が一つの不純物領域２４に接続されていること
である。その後必要に応じてシリコン層２２を加
工してもよい。

第１３−Ａ図〜第１３−Ｈ図及び第１５−Ａ図
第１５−Ｈ図の実施例においても第９−Ａ図〜第
９−Ｂ図、第１０−Ａ図〜第１０−Ｃ図及び第１
１−Ａ図〜第１１−Ｂ図のような変形例は可能
で、第１４−Ａ図〜第１４−Ｈ図の実施例におい
ても第１０−Ａ図〜第１０−Ｃ図及び第１１−Ａ
図〜第１１−Ｂ図のような変形は可能である。

本発明は以上説明した実施例に限定されるもの
でなく、例えば内部シリコン酸化膜形成の際
MoO₂をすべて還元せず、MoO₂の一部を還元し
同時にシリコン層を酸化して内部シリコン酸化膜
を形成するようにしてもよい。また基板１１とし
てｎ型単結晶シリコン基板を用い領域１２，１
３，２４，２７にはｐ型不純物を導入してもよい
し、その他素子により種々の組合せも可能であ
る。更に領域１２，１３，２４形成のための基板
１１への不純物の導入は第１４−Ｆ図のようにシ
リコン層１８，１９，２２，２３等からの不純物
拡散を利用して行つてもよい。更に内部シリコン
酸化膜により高融点金属層と分離されたシリコン
層のみを除去しそのシリコン層のあつた部分によ
り低抵抗な他の導電性層を設けてもよい。またこ
れまでの説明はMISFETを中心に説明したが、
本発明は必ずしもMISFETに限定されることな
く、電極配線間どうしあるいは電極配線とコンタ
クトホール間の位置を自己整合的に形成する必要
がある半導体装置に広く適用し得る技術であるこ
とはいうまでもないことである。また実施例では
Moを用いて説明したが、本発明は高融点金属酸
化物が水素を含す雰囲気中熱処理で還元できれば
ば良く、大部分の高融点金属が本発明の対象とな
ることは明らかである。また製造プロセスが高温
工程を含まないものである場合には、高融点金属
層の代わりに高融点金属より融点の低い金属で上
述の性質を有する金属を用いてもよい。

（発明の効果）以上説明したように、本発明を用いると高融点
金属層表面にだけ選択的に通常のシリコンの熱酸
化膜と同等の膜質の内部シリコン酸化膜を形成で
きる。これに関連して他に次のように種々の効果
を得ることができる。

(1) 内部シリコン酸化膜を介してゲート電極とコ
ンタクトホールを自己整合的な位置関係に形成
でき、集積回路の高密度化に好適な半導体装置
を実現できる。

(2) ゲート電極とコンタクトホールとの距離を薄
い内部シリコン酸化膜の厚さのみで決めること
がができるので高速な半導体装置を実現でき
る。

(3) 内部シリコン酸化膜の絶縁性がよいのでゲー
ト電極とシリコン層との間の絶縁特性のすぐれ
た半導体装置を実現できる。

(4) 内部シリコン酸化膜はゲート電極上をシリコ
ン層が覆つた後にこのシリコン層を一様に酸化
して形成されるので、ゲート電極とシリコン層
との短絡がなく、シリコン層の断線もない半導
体装置を高歩留りで製造できる。

(5) 内部シリコン酸化膜又は高融点金属酸化物層
が酸洗浄に対して耐性を有するので、製造工程
の途中で酸洗浄により素子表面の清浄化を容易
に行え、製造歩留りを向上でき製造装置の汚染
軽減を図れる。

【図面の簡単な説明】

第１図は従来のMISFETの断面図、第２図は
本発明の一の実施例であるMISFETの断面図、
第３図〜第５図は本発明の他の実施例である半導
体装置の断面図、第６−Ａ図〜第６−Ｈ図は第２
図の半導体装置の製法を説明するための図、第７
図はMoO₃膜厚の形成時間依存性を示す図、第８
図及び第１２図は本発明に係る方法で製造された
半導体装置をオージエ電子分光測定し求めた構成
元素の深さ方向分布を示す図、第９−Ａ図、第９
−Ｂ図、第１０−Ａ図〜第１０−Ｃ図、第１１−
Ａ図及び第１１−Ｂ図は第２図の半導体装置の製
法の変形例を説明するための図、第１３−Ａ図〜
第１３−Ｈ図、第１４−Ａ図〜第１４−Ｈ図及び
第１５−Ａ図〜第１５−Ｇ図はそれぞれ第３図、
第４図及び第５図の半導体装置の製法を説明する
ための図である。１，１１……基板、２，１２……ソース領域、
３，１３……ドレイン領域、４，１４……ゲート
酸化膜、５，１５……ゲート電極、６……
CVDSiO₂、７，１７，２３……コンタクトホー
ル、８，１８……ソース電極、９，１９……ドレ
イン電極、１６……内部シリコン酸化膜、２０，
２５，２６……セルプレート電極、２２，３３…
…シリコン層、２４，２７……領域、３０……主
面、３１……高融点金属酸化物層、３２……レジ
ストパターン、３２ａ……コンタクトホール形成
用開口部、３４……シリコン酸化膜。

Claims

【特許請求の範囲】１基板上に絶縁層を介して高融点金属層を所定
形状に形成する工程と、前記高融点金属層表面を
酸化し高融点金属酸化物層を形成する工程と、前
記高融点金属層の端部に隣接する前記絶縁層にコ
ンタクトホールを形成する工程と、前記コンタク
トホールと前記高融点金属酸化物層を覆うように
シリコン層を形成する工程と、前記高融点金属
層、前記高融点金属酸化物層及び前記シリコン層
を有する基板を水素を含む雰囲気中で熱処理し前
記高融点金属層と前記シリコン層の間に内部シリ
コン酸化膜を形成する工程とを含むことを特徴と
する半導体装置の製造方法。２基板上に絶縁層を介して高融点金属層を所定
形状に形成する工程と、前記高融点金属層表面を
酸化し高融点金属酸化物層を形成する工程と、前
記高融点金属層の端部に隣接する前記絶縁層にコ
ンタクトホールを形成する工程と、前記コンタク
トホールと前記高融点金属酸化物層を覆うように
シリコン層を形成する工程と、前記シリコン層の
表面にシリコン酸化膜を形成する工程と、前記高
融点金属層、前記高融点金属酸化物層、前記シリ
コン層及び前記シリコン酸化膜を有する基板を水
素を含む雰囲気中で熱処理し前記高融点金属層と
前記シリコン層の間に内部シリコン酸化膜を形成
する工程とを含むことを特徴とする半導体装置の
製造方法。３基板上に絶縁層を介して高融点金属層を所定
形状に形成する工程と、前記高融点金属層の端部
に隣接する前記絶縁層にコンタクトホールを形成
する工程と、前記高融点金属層表面を酸化し高融
点金属酸化物層を形成する工程と、前記コンタク
トホールと前記高融点金属酸化物層を覆うように
シリコン層を形成する工程と、前記高融点金属
層、前記高融点金属酸化物層及び前記シリコン層
を有する基板を水素を含む雰囲気中で熱処理し前
記高融点金属層と前記シリコン層の間に内部シリ
コン酸化膜を形成する工程とを含むことを特徴と
する半導体装置の製造方法。４基板上に絶縁層を介して高融点金属層を所定
形状に形成する工程と、前記高融点金属層の端部
に隣接する前記絶縁層にコンタクトホールを形成
する工程と、前記高融点金属層表面を酸化し高融
点金属酸化物層を形成する工程と、前記コンタク
トホールと前記高融点金属酸化物層を覆うように
シリコン層を形成する工程と、前記シリコン層の
表面にシリコン酸化膜を形成する工程と、前記高
融点金属層、前記高融点金属酸化物層、前記シリ
コン層及び前記シリコン酸化膜を有する基板を水
素を含む雰囲気中で熱処理し前記高融点金属層と
前記シリコン層の間に内部シリコン酸化膜を形成
する工程とを含むことを特徴とする半導体装置の
製造方法。