JPH02287659A - マイクロプロセッサ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明はマイクロプロセッサの構成に関し、特に、出力
ポートを介して出力される信号のタイムベースエラーの
少ないマイクロプロセッサを提供するものである。

従来の技術 近年、ノイマン方式のマイクロプロセッサはあらゆる方
面で多用されており、その構成としては、順次実行され
る命令群からなるプログラムを格納するプログラム格納
手段と、ディジタルデータの読み書きが可能なデータ格
納手段と、ディジタルデータの演算を実行する演算手段
と、前記データ格納手段の入出力端子と前記演算手段の
入出力端子を接続するデータバスと、前記プログラム格
納手段から送出される命令に基づいて前記データ格納手
段と前記演算手段の動作をコントロールするコントロー
ル手段と、命令の実行タイミング信号を発生するタイミ
ングジェネレータと、前記タイミングジェネレータの出
力に基づいて前記プログラム格納手段に格納された特定
の命令を選択する命令選択手段を備えていることに特徴
づけられる。

また、その代表的な構成が特公昭５８−３３５８４号公
報（以下、文献１と略記する。）に示されている。

発明が解決しようとする課題 しかしながら、前記文献１に示されるようなノイマン方
式のマイクロプロセッサは、あらかじめ定められた順序
にしたがってデータの処理を実行してい（ために、プロ
グラムが膨大になるにつれて非同期で入力される外部デ
ータの取り込みや、それに基づくデータの処理のサイク
ルが長くなり、その結果、事象が発生してからマイクロ
プロセッサから出力信号が送出されるまでの時間のばら
つき、すなわち、タイムベースエラーがかなり大きくな
るという問題を有している。このような問題に対して、
従来は割り込みという手段が用いられてきたが、割り込
み要求があってもその時点で実行している命令を処理し
てしまわないと割り込み処理に移行できないため、マイ
クロプロセッサが割り込みを受は付けてから、実際に割
り込みサービスルーチンを開始するまでの時間そのもの
にタイムベースエラーが発生してしまうという問題点を
有していた。

本発明は上記従来の問題点を解決するもので、一連の信
号パターンをタイムベースエラーを少なく出力すること
ができる出力ポートをもったマイクロプロセッサを提供
することを目的とする。

課題を解決するための手段 この目的を達成するために本発明のマイクロプロセッサ
は、特定のクロック信号に基づいて巡回カウント動作を
行なうフリーランニングカウンタと、少なくとも２種類
以上のディジタルデータを格納する比較データ格納手段
と、前記比較データ格納手段と同数のディジタルデータ
を格納するマスターラッチ部と、前記比較データ格納手
段のいずれか１つを選択する比較データ選択手段と、前
記マスターラッチ部のいずれか１つを選択するマスター
ラッチ部選択手段と、巡回的に変更する選択信号を出力
する巡回選択指令手段と、前記巡回選択指令手段から出
力される選択信号が巡回的に変更するこ七を停止させる
巡回停止手段と、前記フリーランニングカウンタのカウ
ントデータと前記比較データ格納手段のデータを比較し
、一致した場合に一致信号を出力する比較手段と、前記
マスターラッチ部のディジタルデータを前記比較手段の
一致信号に基づいて取り込むスレイブラッチ部からなる
出力ポートとを備えている。

作用 本発明は、上記した構成により、出力ポートを介して出
力される信号のタイムベースエラーが少ないマイクロプ
ロセッサを得ることができる。

実施例 以下本発明の一実施例について、図面を参照しを示すも
のである。第１図において、ＴＭＧＲｌｏｏは外部クロ
ック入力端子１０に供給されるクロック信号をもとに命
令の実行タイミング信号を発生するタイミングジェネレ
ータであり、その出力信号４ｔＰＣ２００，ＩＣＲ９０
（ｌびＦＲＣｌｏｏｏに供給されている。ＰＬＡ３００
はプログラマブルロジックアレイであり、順次実行され
る命令群からなるプログラムが格納されている。

ＰＣ２００はプログラムカウンタであり、ＴＭＧＲｌｏ
ｏの出力信号に基づいてＰＬＡ３００に格納された特定
の命令を選択する。ＦＲＣｌｏｏＯはフリーランニング
カウンタであり、ＴＭＧＲ１００の出力信号をクロック
信号として巡回カウント動作を行う。ＩＣＲ９００はイ
ンプットキャプチャレジスタ回路であり、外部信号入力
端子３０〜３７に印加される入力信号のエツジが到来し
たときに、その時点のＦＲＣｌｏｏＯのカウントデータ
をＩＣＲ９００内の特定のレジスタに格納する（同時に
複数の入力信号のエツジが到来したときには、複数のレ
ジスタにＦＲＣ：１０００のカウントデータ格納される
。）とともに、不図示の入力信号受は付はフラグをセッ
トする機能を有している。

ＰＬＡ３００から送出される命令は、コントロールバス
１３００を介してＡＬＵ４００．　　アドレスデコーダ
６００（図中ではアドレスデコーダＡと示されている。

）、アドレスデコーダ８００（図中ではアドレスデコー
ダＢと示されている。）。

ＩＣＲ９００及び出力ポート１１００に供給される。ま
た、データバス１２００はＡＬＵ４００゜ＲＯＭ５００
．ＲＡＭ７００．ＩＣＲ９００及び出力ポート１１００
に接続されている。ＡＬＵ４００はディジタルデータの
算術および論理演算を実行する演算器である。ＲＯＭ５
００はあらかじめ格納されているディジタルデータをデ
ータバス１２００に送出する読み出し専用メモリである
。

ＲＡＭ７００はデータバス１２００を介してディジタル
データの読み書きを行うランダムアクセスメモリである
。出力ポート１１００はプログラムによって変えられる
一連の信号パターンを信号出力端子４０〜４７から出力
する。アドレスデコーダ８００はＲＯＭ５００のアドレ
スを選択し、アドレスデコーダ８００はＲＡＭ７００の
アドレスを選択する。

以上のように構成された本実施例のマイクロプロセッサ
について、以下その動作について第１図、第２図及び第
３図を用いて説明する。

ＴＭＧＲｌ　００は外部クロック入力端子１０に供給さ
れるクロック信号をもとに命令の実行タイミング信号を
発生し、この信号をＰＣ２００゜ＩＣＲ９００及びＦＲ
ＣｌｏｏＯに供給する。

ＰＣ２００は、ＴＭＧＲｌｏｏの出力信号に基づいてＰ
ＬＡ３００に格納された命令群の中から特定の命令を選
択し、コマンドバス１３００に送出する。ＡＬＵ４００
はコマンドパス１３００から送られてくる命令にしたが
って、データバス１２００を介して送られてくるディジ
タルデータの算術および論理演算を実行し、その結果を
データバス１２００に送出する。アドレスデコーダθ０
０はコマンドバス１３００を介して送られてくる命令に
基づいて特定のアドレスを選択し、ＲＯＭ５００はアド
レスデコーダ６００によって選択されたアドレスに対応
する格納手段に格納されたディジタルデータをデータバ
ス１２００に送出する。アドレスデコーダ８００はコマ
ンドバス１３００ｔ−介して送られてくる命令に基づい
て特定のアドレスを選択し、ＲＡＭ７００はアドレスデ
コーダ８００によって選択されたアドレスに対応する格
納手段に対し、データバス１２００から送られてくるデ
ィジタルデータを格納あるいは既に格納されたディジタ
ルデータをデータバス１２００に送出する。

次に、第２図と第３図を用いて出力ボート第３図は主要
部のタイミングチャートである。

第２図で比較データレジスタ１１１１〜１１１４（図中
では比較データレジスタＡ、　　Ｂ、　　Ｃ，Ｄと示さ
れている。）は、第１図のＦＲＣｌｏｏＯのカウントデ
ータと比較するためのディジタルデータを格納するレジ
スタであり、比較データ選択回路１１２０は比較データ
レジスタ１１１１〜１１１４のいずれか１つのレジスタ
を選択し、選択したレジスタに格納されているディジタ
ルデータを比較回路１１３０に供給する。比較回路１１
３゜は比較データ選択回路１１２０から供給されるディ
ジタルデータとローカルバス１１９０を介シて第１図の
ＦＲＣｌｏｏＯかご供給されるカウントデータどを比較
し、一致した場合に一致信号をスレーブラッチ回路１１
６０及びＡＮＤゲート１１７５に供給する。また、アド
レスデコーダ１１１０（図中ではアドレスデコーダＣと
示されている。）はコマンドバス１３００から送られて
くる命令にしたがい、データバス１２００を介して比較
データレジスタ１１１１〜１１１４にディジタルデータ
を格納する際にアドレスを選択する。

マスターラッチ１１４１〜１１４４　（図中ではマスタ
ーラッチＡ、　　Ｂ、　　Ｃ，Ｄと示されている。）は
出力するデータを格納するラッチであり、マスターラッ
チ選択回路１１５０はマスターラッチ１１４１〜１１４
４のいずれか１つのマスターラッチを選択し、選択した
マスターラッチに格納されているディジタルデータをス
レーブラッチ回路１１６０に供給する。また、アドレス
デコーダ１１４０（図中ではアドレスデコーダＤと示さ
れている。）はコマンドバス１３００から送られてくる
命令にしたがい、データバス１２００を介してマスター
ラッチ１１４１〜１１４４にディジタルデータを格納す
る際にアドレスを選択する。選択信号発生回路１１８０
は４本の選択信号１１８１〜１１８４を比較データ選択
回路１１２０及びマスターラッチ選択回路１１５０に供
給し、ＡＮＤゲ−４１１７５の出力信号に基づいて４本
の選択信号のうちいずれか１本を順次イネーブル状態に
する。巡回停止指示回路１１７０はコマンドバス１３０
０から送られてくる命令にしたがって１０１あるいはＩ
ｌｌが格納され、この出力はＯＲゲート１１７４に供給
されている。また、ＯＲゲート１１７４のもう一方の入
力端子にはＮＯＲゲート１１７２とＮＯＲゲート１１７
３により構成されたフリップフロップの一方の出力端子
が供給されている。ＮＯＲゲート１１７２．　１１７３
により構成されたフリップフロップの一方の入力端子に
は選択信号１１８４が接続され、他方の入力端子には一
巡検出リセット回路１１７１の出力が接続されている。

以上のように構成された出力ボート１１００について、
その動作について説明する。

比較データレジスタ１１１１〜１１１４にはプログラム
により任意のディジタルデータが書き込まれる。たとえ
ば、プログラムにより比較データレジスタ１１１１に比
較データが書き込まれる場合には、まず、コマンドバス
１３００を介して送られてくる命令にしたがって、アド
レスデコーダ１１１０は比較データレジスタ１１１１を
選択し、選択された比較データレジスタ１１１１はデー
タバス１２００を介して送られてくるディジタルデータ
を格納する。同様にして比較データレジスタ１１１２〜
１１１４には任意のディジタルデータが書き込まれる。

また、マスターラッチ１１４１〜１１４４も同様にプロ
グラムにより任意のディジタルデータが書き込まれる。

比較データ選択回路１１２０及びマスターラッチ選択回
路１１５０は選択信号発生回路１１８０から供給されて
いる４本の選択信号に対応する比較データレジスタとマ
スターラッチをそれぞれ選択する。比較データ選択回路
１１２０は、選択信号１１８１がイネーブルの場合には
比較データレジスタ１１１　Ｌ　　選択信号１１８２が
イネーブルの場合には比較データレジスタ１１１２、選
択信号１１８３がイネーブルの場合には比較データレジ
スタ１１１３、選択信号１１８４がイネーブルの場合に
は比較データレジスタ１１１４を選択し、マスターラッ
チ選択回路１１５０は、選択信号１１８１がイネーブル
の場合にはマスターラッチ１１４　Ｌ　　選択信号１１
８２がイネーブルの場合にはマスターラッチ１１４２、
選択信号１１８３がイネーブルの場合にはマスターラッ
チ１１４３、選択信号１１８４がイネーブルの場合には
マスターラッチ１１４４を選択する。

次に、第３図を用いて一連の出カバターンを出力すると
きの動作について説明する。第３図ａはＦＲＣｌｏｏＯ
のカウントデータの時間的変化を示したものであり、第
３図す及びｄは比較回路１１３０の一致信号を示したも
のであり、第３図Ｃ及びｅはスレーブランチ回路１１６
０のラッチデータの変化を示している。即ち、ＰＲＣｌ
ｏｏＯがダウンカウンタであり、比較データレジスタ１
１１１〜１１１４にはそれぞれ比較データＮＡ。

ＮＢ、　　ＮＣ，ＮＤ（ＮＡ＞ＮＢ＞ＮＧ＞ＮＤ）が格
納されており、マスターラッチ１１４１〜１１４４には
それぞれ出力データＤＡ、　　Ｄｌｌｌ、　　ＤＣ，Ｄ
Ｄが格納されているとすると、初期状態には選択信号発
生回路１１８０は選択信号１１８１をイネーブル状態に
しており、そのため比較データ選択手段１１２０は比較
データレジスタ１１１１を選択し、このレジスタに格納
されているディジタルデータＮＡを比較回路１１３０に
送出し、マスターラッチ選択回路１１５０はマスターラ
ッチ１１４１を選択し、このラッチに格納されているデ
ィジタルデータＤＡをスレーブラッチ回路１１６０に送
出している。比較回路１１３０は比較データレジスタ１
１１１に格納されているディジタルデータＮＡとローカ
ルバス１１９０を介して送られてくる第１図に示したＦ
ＲＣｌｏｏＯのカウントデータとを比較し、時刻ｔ１に
ＦＲＣｌｏｏＯのカウントデータがＮＡになると、第３
図すに示される一致信号をスレーブラッチ回路１１６０
及びＡＮＤゲート１１７５に送出する。スレーブラッチ
回路１１６０は第３図Ｃに示されるように比較回路１１
３０から送出される一致信号によりマスターラッチ１１
４１に格納されているディジタルデータＤＡをラッチす
る。

また、ＡＮＤゲート１１７５はＯＲゲート１１７４の出
力が“１′の場合、比較回路１１３０から送出される一
致信号を選択信号発生回路１１８０に送出する。選択信
号発生回路１１８０は比較回路１１３０から送出される
一致信号によりイネーブル状態の選択信号を１１８１か
ら１１８２に切り換える。選択信号１１８２がイネーブ
ル状態になることにより、比較データ選択回路１１２０
は比較データレジスタ１１１２に格納されたディジタル
データＮＢを比較回路１１３０に送出し、マスターラッ
チ選択回路１１５０はマスターラッチ１１４２に格納さ
れたディジタルデータＤＢをスレーブラッチ回路１１６
０に送出する。比較回路１１３０は比較データレジスタ
１１１２に格納されたディジタルデータＮＢとローカル
バス１１９０を介して送られてくるＦＲＣｌｏｏＯのカ
ウントデータとを比較し、時刻ｔ２にＦＲＣｌｏｏｏの
カウントデータがＮＢになると第３図すに示される一致
信号をスレーブラッチ回路１１６０及びＡＮＤゲート１
１７５に送出する。スレーブラッチ回路１１６０は比較
回路１１３０から一致信号が送出されるまでは前回ラッ
チした出力データＤＡを保持しているが、比較回路１１
３０から送出される一致信号を受は取ると第３図Ｃに示
されるようにマスターラッチ１１４２に格納されたディ
ジタルデータＤＢをラッチする。また、選択信号発生回
路１１８０は前述したように比較回路１１３０から送出
される一致信号によりイネーブル状態の選択信号を１１
８２から１１８３に切り換える。

以後同様にして、時刻ｔ３．ｔ４においてローカルバス
１１９０を介して送られてくるＦＲＣｌｏｏｏのカウン
トデータが比較データ選択回路１１２０から送出される
比較データと一致するため比較回路１１３０から一致信
号が送出され、スレーブラッチ回路１１６０はマスター
ラッチ選択回路で選択されたマスターラッチに格納され
たディジタルデータをラッチし、また、選択信号発生回
路１１８０は選択信号１１８３．１１８４を順次イネー
ブル状態に切り換える。そして、イネーブル状態である
選択信号が切り換わるごとに、比較データ選択回路１１
２０が比較回路１１３０に送出する比較データ及びマス
ターラッチ選択回路１１５０がスレーブラッチ回路１１
６０に送出するディジタルデータが切り換えられる。し
たがって、ある時刻での第１図のＦＲＣｌｏｏＯのカウ
ントデータに対し、任意のカウント後のデータを比較デ
ータレジスタ１１１１〜１１１４に格納し、比較データ
レジスタ１１１１〜１１１４に対応するマスターラッチ
１１４１〜１１４４に任意のデータを格納することによ
り、一連の出カバターンを何する信号をスレーブラッチ
回路から出力することができる。

ＮＯＲゲート１１７２．１１７３により構成されたフリ
ップフロップは選択信号１１８４がイネ−プル状、態に
なるとＮＯＲゲー）１１７２の出力が１１１からＩ　Ｏ
ｌに反転し、選択信号発生回路１１８０が選択信号１１
８１から１１８４までをすべてイネーブル状態に切り換
えたことを検出する。即ち、ＮＯＲゲート１１７２．　
１１７３により構成されたフリップフロップは一巡検出
回路であり、−巡を検出した場合にはＯＲゲート１１７
４に供給している信号を“Ｏｌにする。この時、巡回停
止指示回路１１７０の出力が１０１になっていると、Ｏ
Ｒアゲ−１１７４の出力はｌ　０１　となり、ＡＮＤゲ
ート１１７５の出力が１０１に固定されるため、比較回
路１１３０から出力される一致信号が選択信号発生回路
１１８０に供給されなくなる。したがって、巡回停止指
示回路１１７０の出力が′０′の場合には比較レジスタ
１１１１〜１１１４及びマスターラッチ１１４１〜１１
４４に格納されたディジタルデータによってスレーブラ
ッチから出力される信号パターンを第３図Ｃに示される
ように一回だけ出力することになる。

また、巡回停止指示回路１１７０の出力が“１”の場合
にはＯＲゲート１１７４の出力が１１′に固定されるた
め、ＮＯＲゲート１１７２とＮＯＲゲート１１７３によ
り構成されたフリップフロップの出力の状態に関係なく
比較回路１１３０から出力される一致信号がＡＮＤゲー
ト１１７５を通して選択信号発生回路１１８０に供給さ
れ続ける。

したがって、巡回停止指示回路１１７０の出力が１１１
の場合には比較レジスタ１１１１〜１１１４及びマスタ
ーラッチ１１４１〜１１４４に格納されたディジタルデ
ータによってスレーブラッチから出力される信号パター
ンを第３図ｅに示されるように連続的に出力することに
なる。

ＮＯＲゲート１１７２．　１１７３で構成された一巡検
出回路の出力はコマンドバス１３００から送られて（る
命令により、−巡検用リセット回路から出力される信号
で“１゛にすることが可能であり、また、巡回停止指示
回路１１７０の出力もコマンドバス１３００から送られ
てくる命令により任意の状態にすることができる。した
がって、任意の信号パターンを単発的あるいは連続的に
出力することができる。

このように、マスターラッチ１１４１〜１１４４からス
レイブラッチ回路１１６０へのデータの転送が比較デー
タレジスタ１１１１〜１１１４とＦＲＣｌｏｏＯのカウ
ントデータを比較する比較回路１１３０の一致検出信号
によって自動的に行われるよ・うに構成することにより
、非同期で入力される外部信号のエツジを検出してから
、あらかじめ決められた時間後に出カポ−１−１１００
から任意の信号パターンの信号を送出させる場合にはタ
イムベースエラーを最小限に押さえることができる。

以上のように本発明は、特定のクロック信号に基づいて
巡回カウント動作を行なうフリーランニングカウンタ（
１０００）と、少なくとも２種類以上のディジタルデー
タを格納する比較データ格納手段（比較データレジスタ
１１１１〜１１１４）と、前記比較データ格納手段と同
数のディジタルデータを格納するマスターラッチ部（マ
スターラッチ１１４１〜１１４４）と、前記比較データ
格納手段のいずれか１つを選択する比較データ選択手段
（比較データ選択回路１１２０）と、前記マスターラッ
チ部のいずれか１つを選択するマスターラッチ部選択手
段（マスターラッチ選択回路１１５０）と、巡回的に変
更する選択信号を出力する巡回選択指令手段（選択信号
発生回路１１８０）と、前記巡回選択指令手段から出力
される選択信号が巡回的に変更することを停止させる巡
回停止手段（巡回停止指示回路１１７０、ＮＯＲゲート
１１７２、　　１１７３、　ＯＲゲート　１１７４）　
　と、前記フリーランニングカウンタのカウントデータ
と前記比較データ格納手段のデータを比較し、致した場
合に一致信号を出力する比較手段（比較回路１１３０）
と、前記マスターラッチ部のディジタルデータを前記比
較手段の一致信号に基づいて取り込むスレイブラッチ部
（スレーブラッチ回路１１Ｅ３０）からなる出カポ−１
−１１００とを設けたものである。

したがって、第１図および第２図に示したマイクロプロ
セッサではタイムベースエラーの少ない一連の信号パタ
ーン出力を容易に得ることができる。

なお、実施例において出力ポートの比較データレジスタ
及びマスターラッチはそれぞれ４本ずつの構成になって
いるが、出力ポートから出力する信号のパターンの複雑
さに応じて２本以上いくつ設けた場合でもまったく同様
な効果が得られる。

発明の効果 以上のように本発明は、外部信号入力端子のいずれかに
印加される入力信号のエツジが到来すると、その直後に
インプットキャプチャレジスタがその時点のタイミング
情報としてフリーランニングカウンタのカウントデータ
をインプットキャプチャレジスタ内の特定のレジスタに
格納するので、入力信号の正確な到来時点はソフトウェ
アによって確認することが可能であり、出力ポートから
一連の信号パターンを有する出力信号を送出し始める目
標時点までの時間差データを、データバスに送出して比
較データレジスタに格納し、比較データレジスタに格納
した設定時間ごとに出力したいデータを、データバスを
介してマスターラッチに格納すれば、出力ポートからは
タイムベースエラーの少ない一連の信号パターンを出力
することができるマイクロプロセッサを得ることができ
、その効果は大きい。

【図面の簡単な説明】

的な構成例を示すブロック構蛎図、第３図は第２図の主
要部のタイミングチャートである。 １００・・・タイミングジェネレータ、　　２００・・
・プログラムカウンタ、　　３００・・・Ｐ　Ｌ　Ａ１
４００・・・ＡＬＵｌ　　５００・・・ＲＯＭ、　　　
７００・・・ＲＡＭ１　９００−ＩＣＲ１１０００・Ｆ
ＲＣｌｌｌｏｏ・・・出力ポート、　　１１１１〜１１
１４・・・比較データレジスタ、　　１１４１〜１１４
４・・・マスターラッチ、　　１１８０・・・スレーブ
ラッチ。

Claims (4)

【特許請求の範囲】
1. （１）特定のクロック信号に基づいて巡回カウント動作
   を行なうフリーランニングカウンタと、少なくとも２種
   類以上のディジタルデータを格納する比較データ格納手
   段と、 前記比較データ格納手段と同数のディジタルデータを格
   納するマスターラッチ部と、 前記比較データ格納手段のいずれか１つを選択する比較
   データ選択手段と、 前記マスターラッチ部のいずれか１つを選択するマスタ
   ーラッチ部選択手段と、 巡回的に変更する選択信号を出力する巡回選択指令手段
   と、 前記巡回選択指令手段から出力される選択信号が巡回的
   に変更することを停止させる巡回停止手段と、 前記フリーランニングカウンタのカウントデータと前記
   比較データ選択手段で選択された前記比較データ格納手
   段のデータとを比較し、一致した場合に一致信号を出力
   する比較手段と、 前記マスターラッチ部のディジタルデータを前記比較手
   段の一致信号に基づいて取り込むスレイブラッチ部から
   なる出力ポートとを備えたことを特徴とするマイクロプ
   ロセッサ。
2. （２）巡回選択指令手段から出力される選択信号に基づ
   いて選択を変更する比較データ選択手段とマスターラッ
   チ部選択手段を有する請求項１記載のマイクロプロセッ
   サ。
3. （３）比較手段から出力される一致信号によって選択信
   号を変更する巡回選択指令手段を有する１森項１記載の
   マイクロプロセッサ。
4. （４）巡回停止手段が巡回停止状態を示す場合には比較
   データ選択手段が比較データ格納手段のすべてのデータ
   を選択し終えると選択信号の変更を停止し、巡回停止手
   段が巡回状態を示す場合には比較手段の一致信号が出力
   されるたびに巡回的に選択信号を変更する巡回選択指令
   手段を有する請求項１記載のマイクロプロセッサ。