JPH0356940A - 液晶表示装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 【産業上の利用分野） この発明は液晶衣示装置、特に薄膜トランジスタ等を使
用したアクティブ・マトリクス方式の液晶表示装置に関
する。 【従来の技術］ アクティブ・マトリクス方式の液晶表示装置は、マトリ
クス状に配列された複数の画素電極の各々に対応して非
線形素子（スイッチング素子）を設けたものである。各
画素における液晶は理論的には常時駆動（デューティ比
１．０）されているので５時分割酩動方式を採用してい
る、いわゆる単純マトリク入方式と比べてアクティブ方
式はコントラストが良く特にカラーでは欠かせない技術
となりつつある。スイッチング素子として代表的なもの
としては薄膜トランジスタ（ＴＰＴ）がある。 従来のアクティブ・マトリクス方式の液晶表示装置にお
いては、各画素列に対して走査信号線が１本設けられて
いる。 なお、薄膜トランジスタを使用したアクティブ・マトリ
クス方式の液晶表示装置は、たとえば「冗長構成を採用
した１２．５型アクティブ・マトリクス方式カラー液晶
ディスプレイ」、日経エレクトロニクス、頁１９３〜２
１０、ｌ９８６年１２月１５日、日経マグロウヒル社発
行、で知られている。 【発明が解決しようとする課題１ しかし、このような液晶表示装置においては、低温時に
は薄膜トランジスタのチャンネル幅とチャンネル長との
比が小さすぎるから、画素電極への書き込み不良が生じ
、一方高温時には薄膜トランジスタのチャンネル幅とチ
ャンネル長との比が大きすぎるため、黒むらが生ずる。 この発明は上述の課題を解決するためになされたもので
、温度にかかわらず良好な画像が得られる液晶表示装置
を提供することを目的とする。 【課題を解決するための手段１ この目的を達或するため，この発明においては，薄膜ト
ランジスタと画素電極とを画素の一構或要素とするアク
ティブ・マトリクス方式の液晶表示装置において、各画
素列に対して第１、第２の走査信号線を設け、上記第１
、第２の走査信号線に第１、第２のゲートｆＩ１極を接
続する。 【作用］ この液晶表示装置においては，各画素列に対して第１、
第２の走査信号線を設け、上記第１、第２の走査信号線
に第１，第２のゲート電極を接続するから、第１、第２
の走査信号線に走査信号を送出したときには、薄膜トラ
ンジスタのチャンネル幅とチャンネル長との比が大きく
なり、一方第１の走査信号線にのみ走査信号を送出した
ときには，薄膜トランジスタのチャンネル幅とチャンネ
ル長との比が小さくなり、また寄生容量による映像信号
の落ち込み量が小さくなる。 ［実施例］ 以下、この発明を適用すべきアクティブ・マトリクス方
式のカラー液晶表示装置を説明する。 なお、液晶表示装置を説明するための企図において，同
一機能を有するものは同一符号を付け、その繰り返しの
説明は省略する。 第２Ａ図はこの発明が適用されるアクティブ・マトリク
ス方式カラー液晶表示装置の一画素とその周辺を示す平
面図、第２Ｂ図は第２Ａ図のＩＩＢ−■Ｂ切断線におけ
る断面と表示パネルのシール部付近の断面を示す図、第
２Ｃ図は第２Ａ図の■Ｃ一■Ｃ切断線における断面図で
ある。また、第３図（要部平面図）には第２Ａ図に示す
画素を複数配置したときの平面図を示す。 《画素配置》 第２Ａ図に示すように、各画素は隣接する２本の走査信
号線（ゲート信号線または水平信号線）ＧＬと、隣接す
る２本の映像信号線（ドレイン信号線または垂直信号線
）ＤＬとの交差領域内（４本の信号線で囲まれた領域内
）に配置されている。 各画素は薄膜トランジスタＴＰＴ、透明画素＠極ＩＴＯ
Ｉおよび保持容量素子Ｃ　ａｄｄを含む。走査信号線Ｇ
Ｌは列方向に延在し、行方向に複数本配置されている。 映像信号線ＤＬは行方向に延在し、列方向に複数本配置
されている。 《表示部断面全体構造》 第２Ｂ図に示すように、液晶ＬＣを基準に下部透明ガラ
ス基板ＳＵＢＩ側には薄膜トランジスタＴＰＴおよび透
明画素電極ＩＴ○１が形成され、上部透明ガラス基板Ｓ
ＵＢ２側にはカラーフィルタＦＩＬ、遮光用ブラックマ
トリクスパターンを形或する遮光膜ＢＭが形或されてい
る。下部透明ガラス基板ＳＵＢＩはたとえば１　．　１
　［＋ｎｍ］程度の厚さで構或されている。 第２Ｂ図の中央部は一画素部分の断面を示しているが、
左側は透明ガラス基板ＳＵＢＩ．ＳＵＢ２の左側林部分
で外部引出配線の存在する部分の断面を示しており、右
側は透明ガラス基板ＳＵＢ１，ＳＵＢ２の右側縁部分で
外部引出配線の存在しない部分の断面を示している。 第２Ｂ図の左側、右側のそれぞれに示すシール材ＳＬは
液晶ＬＣを封止するように構威されており、液晶封入口
（図示していない）を除く透明ガラス基板ＳＵＢＩ、Ｓ
ＵＢ２の縁周囲全体に沿って形或されている。シール材
ＳＬはたとえばエポキシ樹脂で形戊されている。 上部透明ガラス基板ＳＵＢＺ側の共通透明画素電極ＩＴ
Ｏ２は、少なくとも一個所において、銀ペースト材ＳＩ
Ｌによって下部透明ガラス基板ＳＵＢＩ側に形成された
外部引出配線に接続されている。この外部引出配線はゲ
ート電極ＧＴ．ソース電極ＳＤＩ．　ドレイン電極ＳＤ
２のそれぞれと同一製造工程で形或される。− 配向膜ＯＲＩＩ、ＯＲＩ２、透明画素電極ＩＴＯ１、共
通透明画素電極ＩＴ○２、保！！膜ｐｓｖ１、ＰＳＶ２
、絶縁膜ＧＩのそれぞれの層は、シール材ＳＬの内側に
形成される。偏光板ＰＯＬ１、ＰＯＬ２はそれぞれ下部
透明ガラス基板ＳＵＢＩ、上部透明ガラス基板ＳＵＢ２
の外側の表面に形或されている。 液晶ＬＣは液晶分子の向きを設定する千部配向膜ＯＲＩ
Ｉと上部配向膜ＯＲＩ２との間に封入され、シール部Ｓ
Ｌよってシールされている。 下部配向膜ＯＲＩＩは下部透明ガラス基板ＳＵＢｌ側の
保護膜ＰＳＶＩの上部に形成される。 上部透明ガラス基板ＳＵＢ２の内側（液晶ＬＣ側）の表
面には、遮光膜ＢＭ、カラーフィルタＦＩＬ、保護膜Ｐ
ＳＶ２、共通透明画素電ｔｉＩＴ○２　（ＣＯＭ）およ
び上部配向膜ＯＲＩ２が順次積層して設けられている。 この液晶表示装置は下部透明ガラス基板ＳＵＢｌ側，上
部透明ガラス基板ＳＵＢ２側のそれぞれの層を別々に形
或し、その後上下透明ガラス基板ＳＵＢＩ．ＳＵＢ２を
重ね合わせ，両者間に液晶ＬＣを封入することによって
組み立てられる。 《薄膜トランジスタＴＦＴ＞ 薄膜トランジスタＴＰＴは、ゲート電極ＧＴに正のバイ
アスを印加すると、ソースードレイン間のチャネル抵抗
が小さくなり、バイアスを零にすると、チャネル抵抗は
大きくなるように動作する。 各画素の薄膜トランジスタＴＰＴは、画素内において３
つ（複数）に分割され，薄膜トランジスタ（分割薄膜ト
ランジスタ）ＴＦＴＩ、ＴＦＴ２およびＴＦＴ３で構威
されている。Ｕ膜トランジスタＴＰＴ１〜ＴＦＴ３のそ
れぞれは実質的に同一サイズ（チャンネル長と幅が同じ
）で構戊されている。この分割された薄膜トランジスタ
ＴＰＴＩ〜ＴＦＴ３のそれぞれは、主にゲート電極ＧＴ
、ゲート絶縁膜ＧＩ、ｉ型（真性．　ｉｎｔｒｉｎｓｉ
ｃ．導電型決定不純物がドープされていない）非品質シ
リコン（Ｓｉ）からなるｉ型半導体層ＡＳ、一対のソー
ス電極ＳＤＩおよびドレイン電＋ｍ　Ｓ　Ｄ　２で構或
されている。なお、ソデス・トレインは木来その間のバ
イアス極性によって決まり、この液晶表示装置の回路で
はその極性は動作中反転するので、ソース・ドレインは
動作中入れ替わると理解されたい。しかし、以下の説明
でも、便宜上一方をソース，他方をドレインと固定して
表現する。 《ゲート電極ＧＴ＞ ゲート電極ＧＴは第４図（第２Ａ図の第１導電膜ｇ１、
第２導電膜ｇ２およびｉ型半導体層ＡＳのみを描いた平
面図）に詳細に示すように、走査信号線ＯＬから垂直方
向（第２Ａ図および第４図において上方向）に突出する
形状で構威されている（丁字形状に分岐されている）。 ゲート電極ＧＴは薄膜トランジスタＴＰＴＩ〜ＴＦＴ３
のそれぞれの形成領域まで突出するように構或されてい
る．？Ｊ膜トランジスタＴＰＴＩ〜ＴＦＴ３のそれぞれ
のゲート電極ＧＴは、一体に（共通ゲート電極として）
構成されており，走査信号線ＯＬに連続して形或されて
いる。ゲート電極ＧＴは、薄膜トランジスタＴＰＴの形
或領域において大きい段差を作らないように、単層の第
１導電膜ｇ１で構或する。第１導電膜ｇ１はたとえばス
パッタで形威されたクロム（Ｃｒ）膜を用い，　１００
０［人コ程度の膜厚で形成する。 このゲート電極ＧＴは第２Ａ図、第２Ｂ図および第４図
に示されているように，ｉ型半導体ＭＡＳを完全に覆う
よう（下方からみて）それより太き目に形成される。し
たがって，下部透明ガラス基板ＳＵＢＩの下方に蛍光灯
等のバックライトＢＬを取り付けた場合、この不透明な
クロムからなるゲート電極ＧＴが影となって、ｉ型半導
体ＩＡＳにはバックライト光が当たらず、光照射による
導１１１５％象すなわち薄膜トランジスタＴＰＴのオフ
特性劣化は起きにくくなる。なお、ゲート電極ＧＴの本
来の大きさは、ソース電極ＳＤＩとドレイン電極ＳＤ２
との間をまたがるに最低限必要な（ゲート電極ＧＴとソ
ース電ｔｍｓＤ１、ドレイン電極ＳＤ２との位置合わせ
余裕分も含めて）幅を持ち、チャンネル幅Ｗを決めるそ
の奥行き長さはソース電極ＳＤＩとドレイン電極ＳＤ２
との間の距離（チャンネル長）Ｌとの比、すなわち相互
コンダクタンスｇｍを決定するファクタＷ／Ｌをいくつ
にするかによって決められる。 この液晶表示装置１こおｉるゲート電極ＧＴの大きさは
もちろん、上述した本来の大きさよりも大きくされる。 なお，ゲート電極ＧＴのゲートおよび遮光の機能面から
だけで考えれば、ゲート電極ＧＴおよび走査信号線ＧＬ
は単一の層で一体に形成してもよく、この場合不透明ｉ
電材料としてシリコンを含有させたアルミニウム（Ａｌ
）、純アルミニウム、パラジウム（Ｐｄ）を含有させた
アルミニウム等を選ぶことができる。 《走査信号線ＧＬ＞ 走査信号線ＯＬは第１導電膜ｇ１およびその上部に設け
られた第２導電膜ｇ２からなる複合膜で構成されている
。この走査信号線ＯＬの第ｔ導電膜ｇ１はゲート電極Ｇ
Ｔの第１導電膜ｇ１と同一製造工程で形或され、かつ一
体に構成されている。 第２導電膜ｇ２はたとえばスパッタで形或されたアルミ
ニウム膜を用い、■０００〜５５００［人コ程度の膜厚
で形成する。第２導電膜ｇ２は走査信号線ＧＬの抵抗値
を低減し、信号伝達速度の高速化（画素の情報の書込特
性向上）を図ることができるように構威されている。 また，走査信号線ＧＬは第１導電膜ｇ１の輻寸法に比べ
て第２導電膜ｇ２の幅寸法を小さく構成している。すな
わち、走査信号線ＧＬはその側壁の段差形状がゆるやか
になっている。 《絶縁膜ＧＩ＞ ｉ色縁膜ＧＩは：ｉ膜トランジスタＴＰＴＩ〜ＴＦＴ３
のそれぞれのゲート絶縁膜として使用される。 絶Ｂ膜ＧＩはゲート電極ＧＴおよび走査信号線ＧＬの上
層に形成されている。ａｔ＞膜ＧＩはたとえばプラズマ
ＣＶＤで形成された窒化シリコン膜を用い、３０００［
入］程度の膜厚で形成する。 《ｊ型半導体層ＡＳ＞ ｉ型半導体／ＱＡＳは、第４図に示すように、複数に分
割された薄膜トランジスタＴＰＴＩ〜ＴＦＴ３のそれぞ
れのチャネル形或領域として使用される。ｉ型半導体ｙ
！ＪＡｓは非品質シリコン膜または多結晶シリコン膜で
形或し、約１．８００［人コ程度の膜厚で形或する。 このｉ型半導体層ＡＳは、供給ガスの戊分を変えてＳｉ
３Ｎ４からなるゲート＃＠縁膜として使用される絶縁膜
ＧＩの形成に連続して、同じプラズマＣＶＤ装置で，し
かもそのプラズマＣＶＤ装置から外部に露出することな
く形威される。また、オーミックコンタクト用のＰをド
ープしたＮ１型半導体層ｄｏ（第２Ｂ図）も同様に連続
して約４００［人コの厚さに形或される。しかる後、下
部透明ガラス基板ＳＵＢＩはＣＶＤ装置から外に取り出
され、写真処理技術によりＮ＋型半導体層ｄｏおよびｉ
型半導体ＷｊＡＳは第２Ａ図，第２Ｂ図および第４図に
示すように独立した島状にパターニングされる。 ｉ型半ｊｉ体層ＡＳは、第２Ａ図および第４図に詳細に
示すように、走査信号線ＯＬと映像信号線ＤＬとの交差
部（クロスオーバ部）の両者間にも設けられている。こ
の交差部のｉ型半導体層ＡＳは交差部における走査信号
線ＧＬと映像信号線ＤＬとの短絡を低減するように構戊
されている。 《ソース電極ＳＤＩ、ドレイン電極ＳＤ２＞複数に分割
された薄膜トランジスタＴＰＴＩ〜ＴＦＴ３のそれぞれ
のソース電極ＳＤＩとドレイン電極ＳＤ２とは、第２Ａ
図、第２Ｂ図および第５図（第２Ａ図の第１〜第３導電
膜ｄ１〜ｄ３のみを描いた平面図）で詳細に示すように
、ｉ型半導体層ＡＳ上にそれぞれ離隔して設けられてい
る。 ソース電極ＳＤＩ、ドレイン電極ＳＤ２のそれぞれは、
Ｎ＋型半導体層ｄＯに接触する下層側から、第１導電膜
ｄ１、第２導電膜ｄ２，第３導電膜ｄ３を順次重ね合わ
せて構成されている。ソース電極ＳＤＩの第１導電膜ｄ
１、第２導電膜ｄ２および第３導電膜ｄ３は、ドレイン
電極ＳＤ２の第１導電膜ｄ１、第２導電１１ｉｄ２およ
び第３導電膜ｄ３と同一製造工程で形威される。 第１導電膜ｄ１はスパッタで形成したクロム膜を用い，
５００〜１０００［入］の膜厚（この液晶表示装置では
、６００［入］程度の膜厚）で形或する。クロム膜は膜
厚を厚く形成するとストレスが大きくなるので、２００
０［Ａ］程度の膜厚を越えない範囲で形戊する。クロム
膜はＮ＋型半導体層ｄｏとの接触が良好である。クロム
膜は後述する第２導電膜ｄ２のアルミニウムがＮ＋型半
導体層ｄｏに拡散す？ことを防止するいわゆるパリ７層
を４＋ｉ成する。 第１導電膜ｄ１としては、クロム膜の他に高融点金属（
Ｍｏ．Ｔｉ．Ｔａ．Ｗ）膜、高融点金属シリサイド（Ｍ
ｏＳｉ２、ＴｉＳｉ２、ＴａＳｉ■、ＷＳｉ２）膜で形
或してもよい。 第１導電膜ｄ１を写真処理でパターニングした後、同じ
写真処理用マスクを用いて，あるいは第１導電膜ｄ１を
マスクとして、Ｎ＋型半導体Ｊ１クｄＯが除去される。 つまり、ｉ型半導体層Ａｓ上に残っていたＮ＋型半導体
ＮｄＯは第工導電膜ｄ１以外の部分がセルファラインで
除去される６このとき、Ｎ＋型半導体層ｄｏはその厚さ
分は全て除去されるようエッチされるので、ｉ型半導体
層ＡＳも若干その表面部分でエッチされるが、その程度
はエッチ時間で制御すればよい。 しかる後，第２導電膜ｄ２がアルミニウムのスパッタリ
ングで３０００〜５５（１０［λ］の膜厚（この液晶表
示装置では、３５００［人］程度の膜厚）に形或される
。アルミニウム膜はクロム膜に比κでストレスが小さく
，厚い膜厚に形或することが可能で、ソース電曙Ｓ　Ｄ
　１、トレイン電極ＳＤ２および映像信号線ＤＬの抵抗
値を低減するように構或されている。第２導電膜ｄ２と
してはアルミニウム膜の他にシリコンや銅（Ｃｕ）を添
加物として含有させたアルミニウム膜で形或してもよい
。 第２導電膜ｄ２の写真処理技術によるパターニング後，
第３導電膜ｄ３が形成される。この第３導電膜ｄ３はス
パッタリングで形成された透明導電膜（Ｉｎｄｕｉｍ−
Ｔｉｎ−Ｏｘｉｄｅ　　Ｉ　Ｔ○：ネサ嘆）からなり、
１０００〜２０００［入コの膜厚（この液晶表示′！Ａ
７ｌでは、１２００［Ａ］程度の膜厚）で形成される。 この第３導電膜ｄ３はソース電極ＳＤ↓、ドレイン電極
ＳＤ２および映像信号線ＤＬを構威するとともに、透明
画素電極ＩＴ○１を構或するようになっている。 ソース電極ＳＤＩの第ｌ導電膜ｄ１、ドレイン電極ＳＤ
２の第工導電膜ｄ１のそれぞれは、上層の第２導電膜ｄ
２および第３導電膜ｄ３に比へて内側に（チャンネル領
域内に）大きく入り込んでいる。つまり、これらの部分
における第１導電膜ｄ１は第２導電膜ｄ２、第３導電膜
ｄ３とは無関係に薄膜トランジスタＴＰＴのゲート長Ｌ
を規定できるように構成されている。 ソース電極ＳＤＩは透明画素電極ＩＴＯＩに接続されて
いる。ソース電極ＳＤＩは、ｉ型半導体ＩＡｓの段差形
状（第１導電膜ｇ１の膜厚、Ｎ＋型半導体層ｄＯの膜厚
およびｉ型半導体層ＡＳの膜厚を加算した膜厚に相当す
る段差）に沿って構或されている。具体的には、ソース
電極ＳＤ１は、ｉ型半導体層ＡＳの段差形状に沿って形
成された第１導電膜ｄ１と、この第１導電膜ｄ１の上部
にそれに比べて透明画素電極ＩＴＯＩと接続される側を
小さいサイズで形或した第２導電膜ｄ２と、この第２導
電膜ｄ２から露出する第１導電膜ｄ１に接続された第３
導電１ｊ［ｄ３とで構或されている。 ソース電極ＳＤＩの第２導電膜ｄ２は第ｌ導電膜ｃｌＬ
のクロム膜がストレスの増大から厚く形或できず、ｉ型
半導体層ＡＳの段差形状を乗り越えられないので、この
ｉ型半導体Ｎ３Ａｓを乗り越えるために構成されている
。つまり、第２導電膜ｄ２は厚く形成することでステッ
プ力バレッジを向上している。第２導電膜ｄ２は厚く形
成できるので、ソース電極ＳＤＩの抵抗値（ドレイン電
極ＳＤ２や映像信号線ＤＬについても同様）の低減に大
きく寄与している。第３導電膜ｄ３は第２導電膜ｄ２の
ｉ型半導体層ＡＳに起因する段差形状を乗り越えること
ができないので、第２導電膜ｄ２のサイズを小さくする
ことで、露出する第１導電膜ｄ１に接続するように構或
されている。第１導電膜ｄｌと第３導電膜ｄ３とは接着
性が良好であるばかりか、両者間の接続部の段差形状が
小さいので，ソース電極ＳＤＩと透明画素電極ＩＴＯＩ
とを確実に接続することができる。 《透明画素電極ＩＴ○１》 透明画素電極ＩＴＯ１は各画素毎に設けられており、液
晶表示部の画素電極の一方を構或する。 透明画素電極ＩＴＯＩは画素の複数に分割された薄膜ト
ランジスタＴＰＴＩ〜ＴＦＴ３のそれぞれに対応して３
つの分割透明画素ｆ！１極Ｅ１、Ｅ２、Ｅ３に分割され
ている。分割透明画素電極Ｅ１〜Ｅ３は各々スク膜トラ
ンジスタＴＰＴのソース電極ＳＤＩに接続されている。 分割透明画素電極Ｅ１〜Ｅ３のそれぞれは実質的に同一
面積となるようにパターニングされている。 このように、１画素の薄膜トランジスタＴＰＴを複数の
薄膜トランジスタＴ　Ｐ　Ｔ　１〜ＴＦＴ３に分割し、
この複数に分割された薄膜トランジスタＴＰＴＩ〜ＴＦ
Ｔ３のそれぞれに分割透明画素電＋ｍＥ１〜Ｅ３のそれ
ぞれを接続することにより、分割された一部分（たとえ
ば、｝″Ｊｔ膜トランジスタＴＦＴＩ）が点欠陥になっ
ても、画素全体でみれば点欠陥でなくなる（薄膜トラン
ジスタＴＦＴ２および薄膜トランジスタＴＦＴ３が欠陥
でない）ので、点欠陥の確率を低減することができ，ま
た欠陥を見にくくすることができる。 また、分割透明画素電極Ｅ１〜Ｅ３のそれぞれを実質的
に同一面積で構戊することにより、分割透明画素電極Ｅ
１〜Ｅ３のそれぞれと共通透明画素電極ＩＴ○２とで構
戊されるそれぞれの液晶容量Ｃρｉｘ　を均一にするこ
とができる。 《保護膜ＰＳＶ１》 薄膜トランジスタＴＰＴおよび透明画素電極工Ｔ○１上
には保護膜ＰＳＶ↓が設けられている。 保護膜ＰＳＶＩは主に薄膜トランジスタＴＰＴを湿気等
から保護するために形成されており、透明性が高くしか
も耐湿性の良いものを使用する。保護膜ＰＳＶＩはたと
えばプラズマＣＶＤ装置で形戊した酸化シリコン膜や窒
化シリコン膜で形成されており、８０ＱＯ［λ］程度の
膜厚で形成する。 《遮光膜ＢＭ＞ 上部透明ガラス基板ＳＵＢ２側には、外部光（第２Ｂ図
では上方からの光）がチャネル形威領域として使用され
るｉ型半導体ＷＡＳに入射されないように，遮蔽膜ＢＭ
が設けられ、遮蔽膜ＢＭは第６図のハッチングに示すよ
うなパターンとされている。なお、第６図は第２Ａ図に
おけるＩＴ○膜からなる第３導電膜ｄ３、カラーフィル
タＦＩＬおよび遮光膜ＢＭのみを描いた平面図である。 遮光膜ＢＭは光に対する遮蔽性が高いたとえばアルミニ
ウム膜やクロム膜等で形戊されており、この液晶表示装
置ではクロム膜がスパッタリングで１３００［λコ程度
の膜厚に形或される。 したがって、薄膜トランジスタＴＦＴ１〜ＴＦＴ３のｉ
型半導体／ｆｆＡｓは上下にある遮光膜ＢＭおよび太き
目のゲートＭ．極ＧＴによってサンドイッチにされ、そ
の部分は外部の自然光やバックライト光が当たらなくな
る。遮光膜ＢＭは第６図のハッチング部分で示すように
、画素の周囲に形成され、つまり遮光膜ＢＭは格子状に
形成され（ブラックマトリクス）、この格子で１画素の
有効表示領域が仕切られている。したがって，各画素の
輪郭が遮光膜ＢＭによってはっきりとし、コントラスト
が向上する。つまり、遮光膜ＢＭはｉ型半導体ＷＪＡＳ
に対する遮光とブラックマトリクスとの２つの機能をも
つ。 なお、バックライトを上部透明ガラス基板ＳＵＢ２側に
取り付け，下部透明ガラス基板ＳＵＢｌをｒＡ察側（外
部露出側）とすることもできる。 《共通透明画素電極ＩＴ○２》 共通透明画素電極ＩＴ○２は、下部透明ガラス基板ＳＵ
ＢＩ側に画素毎に設けられた透明画素電極ＩＴ○１に対
向し，液晶ＬＣの光学的な状態は各画素電極ＩＴ０１と
共通透明画素電極ＩＴＯ２との間の電位差（電界）に応
答して変化する。この共通透明画素電極ｒＴＯ２にはコ
モン電圧Ｖｃｏｍが印加されるように構或されている。 コモン電圧ｖｃＯＩａは映像信号線ＤＬに印加されるロ
ウレベルの開動電圧Ｖ　ｄ　ｍｉｎとハイレベルの腿！
ＩＪ電圧Ｖ　ｄ　ｗａｘとの中間電位である。 《カラーフィルタＦＩＬ＞ カラーフィルタＦＩＬはアクリル樹脂等の樹脂材料で形
或される染色基材に染料を着色して構或されている。カ
ラーフィルタＦＩＬは画素に対向する位置に各画素毎に
ドット状に形威され（第７図）、染め分けられている｛
第７図は第３図の第３導電膜ｌｄ３とカラーフィルタＦ
ＩＬのみを描いたもので、Ｒ．Ｇ．Ｂの各カラーフィル
ターＦＩＬはそれぞれ、４５″、１３５’　、クロスの
ハッチを施してある）。カラーフィルタＦＩＬは第６図
に示すように透明画素竜極ＩＴＯＩ（Ｅｌ−〜Ｅ３）の
全てを覆うように太き目に形成され，遮光膜ＢＭはカラ
ーフィルタＦＩＬおよび透明画素Ｒｔ＝ｎＩＴ○１のエ
ッジ部分と重なるよう透明画素電極■Ｔ○１の周林部よ
り内側に形成されている。 カラーフィルタＦＩＬは次のように形成することができ
る。まず、上部透明ガラス基板ＳＵＢ２の表面に染色基
材を形或し、フォトリソグラフィ技術で赤色フィルタ形
或領域以外の染色基材を除去する。この後、染色基材を
赤色染料で染め，固着処理を施し、赤色フィルタＲを形
或する。つぎに、同様な工程を施すことによって、緑色
フィルタＧ，青色フィルタＢを順次形戊する。 《保護膜ＰＳＶ２）） 保護膜ＰＳＶ２はカラーフィルタＦＩＬを異なる色に染
め分けた染料が液晶ＬＣに漏れることを防止するために
設けられている。保護膜Ｐ　Ｓ　Ｖ　２はたとえばアク
リル樹脂、エボキシ樹脂等の透明樹脂材料で形或されて
いる。 《画素配列》 液晶表示部の各画素は、第３図および第７図に示すよう
に、走査信号線ＧＬが延在する方向と同一列方向に複数
配置され、画素列Ｘｌ，Ｘ２．Ｘ３，Ｘ４，　　・・の
それぞれを構或している。各画素列Ｘｉ，Ｘ２，Ｘ３，
Ｘ４，・・・のそれぞれの画素は、薄膜トランジスタＴ
ＦＴＩ−ＴＦＴ３および分割透明画素電極Ｅ１〜Ｅ３の
配置位置を同一に構威している。つまり，奇数画素列Ｘ
ｉ，Ｘ３，・・・のそれぞれの画素は、薄膜トランジス
タＴＰＴ１〜ＴＦＴ３の配置位置を左側、分割透明画素
電極Ｅ１〜Ｅ３の配置位置を右側に構成している。 奇・数画素列Ｘｉ，Ｘ３，・・のそれぞれの行方向の隣
りの偶数画素列Ｘ２，Ｘ４，・・・のそれぞれの画素は
、奇数画素列Ｘ．１，Ｘ３，・・・のそれぞれの画素を
映像信号線ＤＬの延在方向を基準にして線対称でひっく
り返した画素で構成されている。すなわち、画素列Ｘ２
，Ｘ４，・・のそれぞれの画素は、蒲膜トランジスタＴ
ＰＴＩ〜ＴＦＴ３の配置位置を右側、透明画素電極Ｅ１
〜Ｅ３の配置位置を左側に構盛している６そして、画素
列Ｘ２，Ｘ４，・・・のそれぞれの画素は，画素列ＸＩ
，Ｘ３，・・・のそれぞれの画素に対し、列方向に半画
素間隔移動させて（ずらして）配置されている。つまり
、画素列Ｘの各画素間隔を］．．Ｏ　（　１．０ピッチ
）とすると、次段の画素列Ｘは、各画素間隔を１．０と
し、前段の画素列Ｘに対して列方向に０．５画素間隔（
０．５ピッチ）ずれている。各画素間を行方向に延在す
る映像信号線ＤＬ、は、各画素列Ｘ間において、半画素
間隔分（０．５ピッチ分）列方向に延在するように構成
されている。 その結果、第７図に示すように，前段の画素列Ｘの所定
色フィルタが形或された画素（たとえば、画素列Ｘ３の
赤色フィルタＲが形或された画素）と次段の画素列Ｘの
同一色フィルタが形或された画素（たとえば、画素列Ｘ
４の赤色フィルタ尺が形成された画素）とが１．５画素
間隔（１．５ピッチ）離隔され、またＲＧＢのカラーフ
ィルタト゛ＩＬは三角形配置となる。カラーフィルタＦ
ＩＬのＲＧＢの三角形配置構造は、各色の混色を良くす
ること力でできるので，カラー画像の解像度を向上する
ことができる。 また、映像信号線ＤＬは、各画素列Ｘ間において，半画
素間隔分しか列方向に延在しないので、隣接する映像信
号ＩＤＬと交差しなくなる。したがって、映像信号線Ｄ
Ｌの引き回しをなくしその占有面積を低減することがで
き、また映像信号線ＤＬの迂回をなくシ，多層配線構造
を廃止することができる。 《表示装置全体等価回路》 この液晶表示装置の等価回路を第８図に示す。 ＸｉＧ，Ｘｉ＋ＩＧ，・・・は、緑色フィルタＧが形戊
される画素に接続された映像信号ｖＡＤＬである。 ＸｉＢ，Ｘｉ＋ＩＢ，　　・は、青色フィルタＢが形成
される画素に接続された映像信号線ＤＬである。 Ｘｉ＋ＩＲ，Ｘｉ＋２Ｒ，・・・は，赤色フィルタＲが
形成される画素に・接続された映像信号線ＤＬである。 これらの映像信号線ＤＬは、映像信号陳動回路で選択さ
れる。Ｙｉは第３図および第７図に示す画素列Ｘ１を選
択する走査信号線ＧＬである。 同様に、Ｙｉ＋ｌ，Ｙｉ＋２，・・・のそれぞれは、画
素列Ｘ２，Ｘ３，・・・のそれぞれを選択する走た信号
線ＧＬである。これらの走査信号線ＧＬは乗直走査回路
に接続されている。 《保持容量素子Ｃ　ａｄｄの構造》 分割透明画素ｆｆｌ＋ＭＥ１〜Ｅ３のそれぞれは、誹膜
トランジスタＴＰＴと接続される端部と反対側の端部に
おいて、隣りの走査信對！ｆＡＧＩ．と重なるよう、Ｌ
字状に屈折して形或されている。この重ね合わせは、第
２Ｃ図からも明らかなように、分割透明画素電極Ｅ１〜
Ｅ３のそれぞれを一方の電極ＰＬ２とし、隣りの走査信
号線ａ　［．　２他方の′は極Ｐ　Ｌ　１とする保持容
量素子（静電容量素子）Ｃａｄｄを構成する。この保持
容量素子Ｃ　ａｄｄの誇電体膜は、薄膜トランジスタＴ
ＰＴのゲート絶縁膜として使用される絶ｇ膜ＧＩと同一
層で構或されている。 保持容量素子Ｃａｄｄは、第４図からも明らかなように
、ゲート線ＯＬの第１導電膜ｇ１の幅を広げた部分に形
威されている。なお、映像信号ＩＤＬと交差する部分の
第■導電膜ｇｌは映像信号線Ｄ　Ｌとの短絡の確率を小
さくするため，？ＩＢ＜されている。 保持容量索子Ｃ　ａｄｄを構或するために重ね合わされ
る分割透明画素電ｔ４Ｅｌ〜Ｅ３のそれぞれと電÷ＭＰ
ＬＬとの間の一部には、ソース電１−ｉｓＤ１と同様に
、段差形状を乗り越える際に透明画素′漱極ＩＴＯＩが
断線しないように、第１導電膜ｄ１および第２導電膜ｄ
２で構威された島領域が設けられている。この島領域は
、透明画素電極ＩＴＯｌの面積（開口率）を低下しない
ように、できる限り小さく構或する。 《保持容量素子Ｃ　ａｄｄの等価回路とその動作》第２
Ａ図に示される画素の等価回路を第９図に示す。第９図
において、Ｃｇｓは薄膜トランジスタＴＰＴのゲート電
極ＧＴとソース電ｔｉ　Ｓ　Ｄ　１との間に形成される
寄生容量である。寄生容ｎｃｇｓの誘′氾体膜は！！！
蒜膜ＧＩである。Ｃ　ｐｉｘは透明画素電極ＩＴＯＩ　
（ＰＩＸ）と共通透明画素電極Ｉ　Ｔ○２　（ＣＯＭ）
との間に形威される液晶容量である。液晶容量Ｃ　ｐｉ
ｘの誘電体膜は液晶ＬＣ、保護膜ＰＳＶＩおよび配向膜
○Ｒｌｌ、ＯＲＩ２である。ｖ１ｃは中点電位である。 保持容量素子Ｃ　ａｄｄは、薄膜トランジスタＴＰＴが
スイッチングするとき、中点電位（画素電極電位）Ｖｉ
ｅに対するゲート電位変化Δ■ｇの影響を低減するよう
に働く。この閑子を式で表すと，次式のようになる。 ΔＶ　ｌｃ＝　（Ｃ　ｇｓ／（Ｃ　ｇｓ＋Ｃ　ａｄｄ＋
ｃ　ｐｉｘ））　ＸΔＶｇここで、ΔＶｌｃはΔＶｇに
よる中点電位の変化分を表わす。この変化分Δｖｌｃは
液晶ＬＣに加わる直流或分の原因となるが、保持容ｆｆ
ｉｃａｄｄを大きくすればする程、その値を小さくする
ことができる。また，保持容量素子Ｃ　．］ｄｄは放電
時間を長くする作用もあり、薄膜トランジスタＴＰＴが
オフした後の映像情報を長く蓄積する。液晶ＬＣに印加
される直流或分の低減は、液品ＬＣの寿命を向上し，液
晶表示画面の切り替え時に前の画像が残るいわゆる焼き
付きを低減することができる。 前述したように、ゲートＸＴｉｔＸ”ＧＴはｉ型半導体
［ＡＳを完全に覆うよう大きくされている分，ソ一ス電
極ＳＤＩ、ドレイン電極ＳＤ２とのオーバラソブ面積が
増え、したがって寄生容，ｉｃｇｓが大きくなり，中点
電位ｖｌｃはゲート（走査）信号Ｖｇ　の影響を受け易
くなるという逆効果が生じる。しかし、保持容量素子Ｃ
　ａｄｄを設けることによりこのデメリッ１−も解７｝
１することができる。 保持容量素子Ｃ　ａｄｄの保持容量は、画素の書込特性
から、液晶容量Ｃ　ｐｉｘに対して４〜８倍（４・Ｃ　
ｐｉｘ＜　Ｃ　ａｄｄ＜　８　・Ｃ　ｐｉｘ）　．重ね
合わせ容ｉｃｇｓに対して８〜３２倍（　８　・Ｃ　ｇ
ｓ＜　Ｃ　ａｄｄ＜　３２・Ｃ　ｇｓ）程度の値に設定
する。 《保持容Ｍ素子Ｃ　ａｄｄ電極線の結線方法》容量電嘆
線としてのみ使用される最終段の走査信号線ＧＬ（また
は初段の走森信号線ＯＬ）は、第８図に示すように、共
通透明画素電暎Ｔ　Ｔ○２（Ｖｃｏｍ）に接続す゛る。 共通透明画素ＹＸ．　極Ｉ　Ｔ　０２は、第２Ｂ図に示
すように，液晶表示装置の周縁部において銀ペースト材
ＳＬによって外部引出配線に接続されている。しかも、
この外部引出配線の一部の導ｆｆｌＦｄ　（　ｇ　１お
よびｇ２）は走査信号線ＧＬと同−１０逍工程で構威さ
れている。この結果、最終段の走査信号線（容量電極線
）ＧＬは、共通透明画素電極Ｔ　Ｔ　Ｏ　２に簡単に接
続することができる。 または、第８図の点線で示すように、最終段（初段）の
走査信号線（容歇ｆｕ横線）ＧＬを初段（最終段）の走
査信号線ＧＬに接続してもよい。 なお、この接続は液晶表示部内の内部配線あるいは外部
引出配線によって行なうことができる。 第１○図は走査信号線ＧＬの暉ｍｔ電圧波形ＶＹ；−、
、■Ｙ１と映像信号線Ｄ　Ｌ　（７）　ｍ　圧波形ＶＸ
ｉの場合の中点電位（画素電極電位）Ｖｌｃを示す。 ＶＹ；−１波形が保持容量素子Ｃ　ａｄｄを通して侵入
するため、中点電位Ｖｌｃは一度大きく変化する。しか
し、ＶＹｉ波形で薄膜トランジスタＴＰＴがオンするた
め、この時点から書き込みが始まる。液晶ＬＣへ加わる
直流電圧はΔＶ１．ｃで示す。このΔＶｌｃを小さくす
ることが重要となる。 第ＩＡ図はこの発明に係るアクティブ・マトリックス方
式のカラー液晶表示装置の液晶表示部の一部を示す概略
平面図、第ＩＢ図は走査信号線の１５区動部を示す既略
図、第ＩＣ図は走査（ｉＥ号を示す波形図である。図に
おいて、ＧＬＩ．ＯＬ２は各画素列に対して設けられた
第１、第２の走査信号線、ＧＴＩ．ＧＴ２は走査信号線
ＧＬＩ．ＧＬ２に接続された第１，第２のゲート電極，
ＰＬＩＩは走査信号線ＧＬＩに接続された保持容殖素子
Ｃ　ａｄｄの電極，ｇ１１は走査信％線Ｇ　Ｌ　１、ゲ
ート電極ＧＴＩ，走査信号線ＧＬ２の一部、ゲート電極
ＧＴ２および電極ＰＬＩＩを構成する導電膜で、導電膜
ｇｌｌは下部透明ガラス乱阪ＳＵＢＩ上に設けられてい
る。ｇｌ２は走査信号線ＧＬ２の一部を構或する導？ｌ
ｉ膜で，導電膜ｇｌ２は糸色林ｌ１ΔＧ工上に設けられ
ている。Ｔ　Ｈは２Ｓ　４７膜ＧＩに設けられたスルー
ホールで、スルーホールＴＨ部で導電膜ｇｌｌと導・電
膜ｇｌ２とが接続されている。ＡＳＩ、ＡＳ２はゲート
電極ＧＴＩ．ＧＴ２の上方に設けられたｉ型半導体層．
ＳＤ１１、ＳＤｌ２はｉ型半導体層ＡＳＩ、ＡＳ２に対
応して設けられたソース電極．ＳＤ２１、ＳＤ２２はｉ
型半導体層ＡＳＩ、ＡＳ２に対応して設けられた１−レ
イン電極で、ゲート電極ＧＴＩ，ＧＴ２、ｉ型半導体層
Ａｓｋ、ＡＳ２、ソース電極Ｓ　Ｄ　Ｉ．　１、ＳＤ↓
２、ドレイン電極ＳＤ２　１、ＳＤ２２でｄ膜トランジ
スタＴ　Ｆ　Ｔ　１　１、Ｔ　Ｆ　Ｔ　１　２が構威さ
れている．ＧＤ↓、ＧＤ２は走査信号線ＧＬＩ、ＧＬ２
に第１Ｃ図に示すような走査信号を送出するゲートドラ
イバである。 この液晶表示装置においては、ゲートドライバＧＤＩ．
ＧＤ２から走査信号線ＧＬＩ．ＧＬ２に走査信号を送出
すれば，薄膜トランジスタＴＦＴ１１、ＴＦＴｌ２が動
作するから、実質上のチャンネル幅とチャンネル長との
比Ｗ／Ｌが大きくなる。このため，低温峙に走査信号線
ＧＬＩ、ＧＬ２に走査信号を送出すれば、画素電極への
書き込み不良が生ずることはない。一方，ゲートドライ
バＧ　Ｄ　１から走査信号線ＧＬＩに走査信号を送１′
シし、ゲートドライバＧＤ２から走査信号線ＧＬ２に走
査信号を送出しなければ（走査信１！ＩｆＡａｒ−２に
−２０Ｖを印加すれば），？ｔ膜トランジスタＴＦＴｌ
ｌのみが動作するから，実質上のＷ／Ｌが小さくなる。 また、ゲート電極ＧＴＩとソース電極ＳＤＩ　１との重
ね合わせによる寄生容量をＣ４ｓｌ、ゲート電極ＧＴ２
とソース電ｒｆｉ．ＳＤ１２との重ね合わせによる寄生
容量＆ｃｇｓ２とすると、走査信号線ＧＬＩ、ＧＬ２に
走査信号を送出したときの寄生容量による映像信号の落
ち込み量Δ■１は次式で表される。 一方、走査信号線ＧＬＩにのみ走査信号を送出したとき
の寄生容量による映像信号の落ち込み量ΔＶ２は次式で
表される。 ？たがって、落ち込■み量Δ■２は落ち込み量Δ■１よ
り小さくなるから，走査信号線ＧＬＩにのみ走査信号を
送出すれば、映像信号の落ち込み欧を小さくなる。この
ように、走査信号線ＧＬＩにのみ走査信誇を送出すれば
、実質上のＷ／Ｌが小さくなり、また映Ｃ’ｌｌ　（Ｎ
号の落ち込み桑を小さくなるから、高温時に走査信号線
ＧＬＩにのみ走査信号を送出すれば、黒むらが生ずるこ
とはない。 したがって、温度にかかわらず良好な画像が得られる。 以上、本発明者によってなされた発明を、前記実施例に
基づき具体的に説明したが、この発明は，前記実施例に
限定されるものではなく，その要旨を逸脱しない範囲に
おいて種々変更可能であることは勿論である。 たとえば，上述実施例においては、ゲート電極形成→ゲ
ート絶縁膜形或→半導体層形或→ソース・ドレイン電極
形或の逆スタガ構潰を示したが，上下関係または作る順
番がそれと逆のスタガ構造でもこの発明は有効である。 ［発明の効果】 以上説明したように，この発明に係る液晶表示装置にお
いては、各画素列に対して第１，第２の走査信号線を設
け、上記第１、第２の走査信号線に第１、第２のゲート
電極を接続するから、第１、第２の走査信号線に走査信
号を送出したときには、７等膜トランジスタのチャンネ
ル幅とチャンネル長との比が大きくむるので，低温時に
第１．第２の走査信号線に走査信号を送出すれば、画素
電極への書き込み不良が生ずることはなく，一方第１の
走査信号線にのみ走査信号を送出したときには、薄膜ト
ランジスタのチャンネル幅とチャンネル長との比が小さ
くなり、また寄生容量による映像信号の落ち込み量が小
さくなるので、高温時に第１の映像信号線にのみ走査信
号を送出すれば、黒むらが生ずることはない。したがっ
て、温度にかかわらず良好な画像が得られる。このよう
に、この発明の効果は顕著である。

【図面の簡単な説明】

第ＩＡ図はこの発明に係るアクティブ・マトリックス方
式のカラー液品表示装置の液晶表示部の一部を示す概略
平面図、第１Ｂ図は走査信号線の暉動部を示す概略図，
第ＩＣ図は走査信号を示す波形図、第２Ａ図はこの発明
が適用されるアクティブ・マトリックス方式のカラー液
品表示装置の液晶表示部の一画素を示す要部平面図、第
２Ｂ図は第２Ａ図の■Ｂ−■Ｂ切断線で切った部分とシ
ール部周辺部の断面図、第２Ｃ図は第２Ａ図の■ｃ−ｎ
ｃ切断線における断面図、第３図は第２Ａ図に示す画素
を複数配埴した液晶表示部の要部平面図、第４図〜第６
図は第２Ａ図に示す画素の所定の層のみを描いた平面図
、第７図は第３図に示す画素電極層とカラーフィルタ層
のみを描いた要部平面図、第８図はアクティブ・マトリ
ックス方式のカラー液晶表示装置の液晶表示部を示す等
価回路図、第９図は第２Ａ図に記載される画素の等価回
路図、第１０図は直流相殺方式による走査信号線の駆動
電圧を示すタイムチャートである。 ＳＵＢ・・・透明ガラス基板 ＧＬ・・・走査信号線 ＤＬ・・・映生信号線 ＧＩ・・・絶縁膜 ＧＴ・・ゲート電極 Ａｓ・・・ｉ型半導体層 Ｓｐ・・・ソース電極またはドレインｌｐｓｖ・・保護
膜 ＢＭ・・・遮光膜 ＬＣ・・・液晶 ＴＰＴ・・・薄膜トランジスタ ＩＴＯ・・・透明画素電棋 ｇ．ｄ・・・導電膜 Ｃ　ａｄｄ・・・保持容量素子 Ｃｇｓ・・・寄生容量 Ｃ　ｐｉｘ・・・液品容量 第ＩＡ図 ＧＴＩ，　ＧＴ２−−−一第 ，第２０り゛−＋１極 第ＩＢ図 第ＩＣ図

Claims (1)

【特許請求の範囲】
1. １、薄膜トランジスタと画素電極とを画素の一構成要素
   とするアクティブ・マトリクス方式の液晶表示装置にお
   いて、各画素列に対して第１、第２の走査信号線を設け
   、上記第１、第２の走査信号線に第１、第２のゲート電
   極を接続したことを特徴とする液晶表示装置。