JPH0458536A - 半導体集積回路とその製造方法 - Google Patents
半導体集積回路とその製造方法Info
- Publication number
- JPH0458536A JPH0458536A JP2171521A JP17152190A JPH0458536A JP H0458536 A JPH0458536 A JP H0458536A JP 2171521 A JP2171521 A JP 2171521A JP 17152190 A JP17152190 A JP 17152190A JP H0458536 A JPH0458536 A JP H0458536A
- Authority
- JP
- Japan
- Prior art keywords
- base region
- transistor
- region
- integrated circuit
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 17
- 238000004519 manufacturing process Methods 0.000 title claims description 4
- 239000012535 impurity Substances 0.000 claims abstract description 26
- 238000000034 method Methods 0.000 claims abstract description 9
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 238000009792 diffusion process Methods 0.000 abstract description 12
- 238000002955 isolation Methods 0.000 abstract description 7
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 abstract description 5
- 229910052796 boron Inorganic materials 0.000 abstract description 5
- 238000003199 nucleic acid amplification method Methods 0.000 abstract description 3
- 230000015556 catabolic process Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000003321 amplification Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 241000238557 Decapoda Species 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（イ）産業上の利用分野
本発明はＩｃｍａｘと耐圧とｈＦｚとを全て満足し得る
トランジスタを具備する半導体集積回路に関する。
トランジスタを具備する半導体集積回路に関する。
く口）従来の技術
半導体集積回路では各拡散領域を共通に用いて工程を簡
略化すること、が基本的な技術思想であるので、各回路
素子は全て共通の拡散領域で構成きれ、同一チップ上の
素子（ＮＰＮ）ランシスタ）は全て同一の特性を有して
いた。
略化すること、が基本的な技術思想であるので、各回路
素子は全て共通の拡散領域で構成きれ、同一チップ上の
素子（ＮＰＮ）ランシスタ）は全て同一の特性を有して
いた。
ところが、民生用、特に音響用ＩＣ等では、各種信号処
理用回路と同時に出力段のパワー系トランジスタが組み
込まれることが多く、回路的な要求から前記信号処理用
の小信号トランジスタと前記出力段用の大信号トランジ
スタとで電流増幅率ｈ□を異ならしめる要求がある。つ
まり、小信号トランジスタのｈＦｚを１００〜２００と
した時に、大信号トランジスタのｈ□を５０程度に下げ
て最大コレクタ電流Ｉｃ＋ｎａｘを増大するという要求
である。
理用回路と同時に出力段のパワー系トランジスタが組み
込まれることが多く、回路的な要求から前記信号処理用
の小信号トランジスタと前記出力段用の大信号トランジ
スタとで電流増幅率ｈ□を異ならしめる要求がある。つ
まり、小信号トランジスタのｈＦｚを１００〜２００と
した時に、大信号トランジスタのｈ□を５０程度に下げ
て最大コレクタ電流Ｉｃ＋ｎａｘを増大するという要求
である。
このようにｈ□を変更する手段として、例えば特開昭６
０−７０７５６号公報に記載されているようにベース領
域を個々に別形成する手段がある。
０−７０７５６号公報に記載されているようにベース領
域を個々に別形成する手段がある。
即ち第３図に示す如く、エピタキシャル層（１）を分離
領域（２）で分離した各アイランド（３）に、小信号ト
ランジスタ（４）用のベース領域（５）と大信号トラン
ジスタ（６）用のベース領域（７）とを個々に形成する
ものである。この時、大信号トランジスタ（６）のベー
ス領域（７）は２つの手法が考えられる。
領域（２）で分離した各アイランド（３）に、小信号ト
ランジスタ（４）用のベース領域（５）と大信号トラン
ジスタ（６）用のベース領域（７）とを個々に形成する
ものである。この時、大信号トランジスタ（６）のベー
ス領域（７）は２つの手法が考えられる。
１つは不純物濃度を高く設定してｈＦｏを小さくする手
法（第４図第１案）、２つは拡散深さを深くして（ベー
ス幅を広げる）ｈＦｌ！を手許くする手法（第４図第２
案）である。
法（第４図第１案）、２つは拡散深さを深くして（ベー
ス幅を広げる）ｈＦｌ！を手許くする手法（第４図第２
案）である。
（ハ）発明が解決しようとする課題
しかしながら、上記先の手法はシリコン結晶に対するポ
ロンの飽和限界があるためにそれ程高くはできず、従っ
てｈｐｐを下げるにも限界があるという欠点があった。
ロンの飽和限界があるためにそれ程高くはできず、従っ
てｈｐｐを下げるにも限界があるという欠点があった。
しかもツェナ降伏による耐圧劣化が危惧きれる他、ベー
ス領域（７）をイオン注入で形成する場合はドーズ量が
増す分処理時間が長くなって工程の煩雑化を招く。他方
、後の手法はｈ□を下げるという目的には合致するが、
不純物濃度と拡散深さとは密接な関係があり、ベースの
不純物濃度が低下して伝導度変調をきたすので、Ｉｃｍ
ａｘが増大しないという欠点があった。このことから、
ｈ□が同じであればベースの濃度は高い方がＩｃｍａｘ
を大きくできるのである。そして、不純物濃度とベース
幅の両者を制御したとしても、ｈＦｔとＩｃｍａｘの両
者を満足させることはやはり困難であった。
ス領域（７）をイオン注入で形成する場合はドーズ量が
増す分処理時間が長くなって工程の煩雑化を招く。他方
、後の手法はｈ□を下げるという目的には合致するが、
不純物濃度と拡散深さとは密接な関係があり、ベースの
不純物濃度が低下して伝導度変調をきたすので、Ｉｃｍ
ａｘが増大しないという欠点があった。このことから、
ｈ□が同じであればベースの濃度は高い方がＩｃｍａｘ
を大きくできるのである。そして、不純物濃度とベース
幅の両者を制御したとしても、ｈＦｔとＩｃｍａｘの両
者を満足させることはやはり困難であった。
（ニ）課題を解決するための手段
本発明は上記従来の欠点に鑑み成され、比較的高い不純
物濃度を有するベース領域（２１）の底部に、ベース領
域（２１）よりは低い不純物濃度を有する低濃度ベース
領域（２３）を形成することにより、適切なｈ□を有し
且つＩｃｍａｘが大きいパワートランジスタを具備する
半導体集積回路を提供するものである。
物濃度を有するベース領域（２１）の底部に、ベース領
域（２１）よりは低い不純物濃度を有する低濃度ベース
領域（２３）を形成することにより、適切なｈ□を有し
且つＩｃｍａｘが大きいパワートランジスタを具備する
半導体集積回路を提供するものである。
（ホ）作用
本発明によれは、低濃度ベース領域（２３）を重畳した
ことによって大信号トランジスタ（２０〉のベース幅が
広がるので、そのｈ□を小信号トランジスタ（１６）の
ｈｙｉより小びく且つ適切な値にコントロールすること
ができる。また、ベースの一部を形成するベース領域（
２１）が比較的高い不純物濃度を有するので、最大コレ
クタ電ｉＩｃｍａｘを大きくできる。
ことによって大信号トランジスタ（２０〉のベース幅が
広がるので、そのｈ□を小信号トランジスタ（１６）の
ｈｙｉより小びく且つ適切な値にコントロールすること
ができる。また、ベースの一部を形成するベース領域（
２１）が比較的高い不純物濃度を有するので、最大コレ
クタ電ｉＩｃｍａｘを大きくできる。
くべ〉実施例
以下に本発明の一実施例を図面を参照しながら詳細に説
明する。
明する。
第１図は本発明による半導体集積回路を示す断面図であ
る。同図において、（１１）はＰ型シリコン単結晶基板
、（１２）は基板（１１）表面にエビ成長して形成した
Ｎ−型エピタキシャル層、（１３〉はＮ＋型埋め込み層
、（１４）は埋め込み層（１３〉を囲みエピタキシャル
層（１２）を貫通するＰ＋型分離領域、（１５）は分離
領域（１４）によって個々に分離跡れたアイランドであ
る。
る。同図において、（１１）はＰ型シリコン単結晶基板
、（１２）は基板（１１）表面にエビ成長して形成した
Ｎ−型エピタキシャル層、（１３〉はＮ＋型埋め込み層
、（１４）は埋め込み層（１３〉を囲みエピタキシャル
層（１２）を貫通するＰ＋型分離領域、（１５）は分離
領域（１４）によって個々に分離跡れたアイランドであ
る。
アイランド（１５）の１つには小信号トランジスタ（１
６）を形成すべくＰ型のベース領域（１７）とＮ＋型の
エミッタ領域（１８）を形成し、アイランド（１５）を
コレクタとして縦型ＮＰＮ ｌ−ランジスタを形成する
。＜１９）ハＮ”ｆｆコレクタコンタクト領域である。
６）を形成すべくＰ型のベース領域（１７）とＮ＋型の
エミッタ領域（１８）を形成し、アイランド（１５）を
コレクタとして縦型ＮＰＮ ｌ−ランジスタを形成する
。＜１９）ハＮ”ｆｆコレクタコンタクト領域である。
他方のアイランド〈１５）には大信号トランジスタ（２
０）を形成すべくＰ型ベース領域（２１）とＮ“型エミ
ッタ領域（２２〉を形成する他、ベース領域り２１）に
重ねてＰ−型の低濃度ベース領域（２３）を形成した。
０）を形成すべくＰ型ベース領域（２１）とＮ“型エミ
ッタ領域（２２〉を形成する他、ベース領域り２１）に
重ねてＰ−型の低濃度ベース領域（２３）を形成した。
（２４）ハＮ”型コレクタコンタクト領域、（２５）は
シリコン酸化膜、（２６）は各電極である。ベース領域
（２１）とエミッタ領域り２２〉は夫々共通の工程で形
成した。
シリコン酸化膜、（２６）は各電極である。ベース領域
（２１）とエミッタ領域り２２〉は夫々共通の工程で形
成した。
低濃度ベース領域（２３）は、ベース領域（２１〉が表
面濃度１０ ”ａｔｏｍｓｃｍ−”、拡散深ａ１．０〜
１．５μに形成されるのに対し、表面濃度１０１′〜１
０ ” ａｔｏｍｓｃｍ −’、拡散深さ２．０〜３．
０μとベース領域（２２）より低不純物濃度で深く形成
する。このように不純物濃度を低くした場合、不純物の
表面デプリートによるリークｘｆｉＥの増大が危惧され
るので、低濃度ベース領域（２３）はベース領域（２１
）をはみ出きないように形成した。
面濃度１０ ”ａｔｏｍｓｃｍ−”、拡散深ａ１．０〜
１．５μに形成されるのに対し、表面濃度１０１′〜１
０ ” ａｔｏｍｓｃｍ −’、拡散深さ２．０〜３．
０μとベース領域（２２）より低不純物濃度で深く形成
する。このように不純物濃度を低くした場合、不純物の
表面デプリートによるリークｘｆｉＥの増大が危惧され
るので、低濃度ベース領域（２３）はベース領域（２１
）をはみ出きないように形成した。
エミッタ領域（２２〉の下部にベース領域（２１）と低
濃度ベース領域（２３）とを二重に形成した結果、その
濃度プロファイルは第５図に示す分布となる。
濃度ベース領域（２３）とを二重に形成した結果、その
濃度プロファイルは第５図に示す分布となる。
即ち、比較的高不純物濃度のベース領域（２１）が形成
する比較的急峻な傾きと、比較的低不純物濃度の低濃度
ベース領域（２３）が形成する緩やかな傾きとの２段階
の傾きを有する。すると、大信号トランジスタ（２０）
のベース幅ＷＢは同図に示す如く低濃度ベース領域（２
３）の拡散深さで決まるので、ベース領域（１７）だけ
の小信号トランジスタ（１６）よりはベース幅を犬にで
き、電流増幅率ｈＦ、を小にできる。低不純物濃度の領
域であるから、ｈＦｔが下がり過ぎるということも無い
。と同時に、大信号トランジスタ（２０）のベースには
ベース拡散による比較的高不純物濃度のベース領域（２
１）が重なるので、ベースの伝導度変調による影響が少
なく、従ってｈｙｚを下げたことにより得られるＩｃｍ
ａｘの増大を最大限有効に引き出すことができる。
する比較的急峻な傾きと、比較的低不純物濃度の低濃度
ベース領域（２３）が形成する緩やかな傾きとの２段階
の傾きを有する。すると、大信号トランジスタ（２０）
のベース幅ＷＢは同図に示す如く低濃度ベース領域（２
３）の拡散深さで決まるので、ベース領域（１７）だけ
の小信号トランジスタ（１６）よりはベース幅を犬にで
き、電流増幅率ｈＦ、を小にできる。低不純物濃度の領
域であるから、ｈＦｔが下がり過ぎるということも無い
。と同時に、大信号トランジスタ（２０）のベースには
ベース拡散による比較的高不純物濃度のベース領域（２
１）が重なるので、ベースの伝導度変調による影響が少
なく、従ってｈｙｚを下げたことにより得られるＩｃｍ
ａｘの増大を最大限有効に引き出すことができる。
第２図Ａ乃至第２図りは本願集積回路の製造方法を示し
た。
た。
先ず第２図Ａに示す如く埋め込み層（１３）と下側の分
離領域（１４）を形成した基板（１１）上にエピタキシ
ャル層（１２）を形成し、低濃度ベース領域（２３〉に
対応する部分に選択的にポロン（Ｂ）を必要なトス量だ
けイオン注入し、 第２図Ｂに示す通り基板（１１）全体に熱処理を加える
ことによりエピタキシャル層（１２）表面にドープした
ボロン（Ｂ）を所望深きまでドライブインをし、 第２図Ｃに示す通り上側の分離領域（１４）を形成した
後、再びボロン（Ｂ）を選択的にイオン注入してドライ
ブインすることにより小信号トランジスタ（１６）のベ
ース領域（１７）と大信号トランジスタ（２０）のベー
ス領域（２１）を同時形成し、そして第２図りに示す通
りエミッタ拡散でエミッタ領域（１８）（２２）を形成
することにより小信号トランジスタ（１６）と大信号ト
ランジスタ（２０）を形成する。
離領域（１４）を形成した基板（１１）上にエピタキシ
ャル層（１２）を形成し、低濃度ベース領域（２３〉に
対応する部分に選択的にポロン（Ｂ）を必要なトス量だ
けイオン注入し、 第２図Ｂに示す通り基板（１１）全体に熱処理を加える
ことによりエピタキシャル層（１２）表面にドープした
ボロン（Ｂ）を所望深きまでドライブインをし、 第２図Ｃに示す通り上側の分離領域（１４）を形成した
後、再びボロン（Ｂ）を選択的にイオン注入してドライ
ブインすることにより小信号トランジスタ（１６）のベ
ース領域（１７）と大信号トランジスタ（２０）のベー
ス領域（２１）を同時形成し、そして第２図りに示す通
りエミッタ拡散でエミッタ領域（１８）（２２）を形成
することにより小信号トランジスタ（１６）と大信号ト
ランジスタ（２０）を形成する。
本願構成は、多少の熱処理を加えても拡散深きが変動し
にくい、拡散済みの低濃度ベース領域（２３）にベース
拡散を処して小信号トランジスタ（１６〉と大信号トラ
ンジスタ（２０）を形成するので、ベース拡散は小信号
トランジスタ（１６）用に制御して拡散を行うことがで
きる。従って、小信号トランジスタ（１６）、大信号ト
ランジスタ（２０）共に特性の制御が極めて容易である
。
にくい、拡散済みの低濃度ベース領域（２３）にベース
拡散を処して小信号トランジスタ（１６〉と大信号トラ
ンジスタ（２０）を形成するので、ベース拡散は小信号
トランジスタ（１６）用に制御して拡散を行うことがで
きる。従って、小信号トランジスタ（１６）、大信号ト
ランジスタ（２０）共に特性の制御が極めて容易である
。
（ト）発明の効果
以上に説明した通り、本発明によれば、大信号トランジ
スタ（２０）に低濃度ベース領域（２３）を重ねること
によって、ｈ、２が高い小信号トランジスタ（１６）と
ｈＦ！が小さい大信号トランジスタ（２０）とを容易に
共存できる利点を有する。また、大信号トランジスタ（
２０）のベースは比較的高い不純物濃度を有するベース
領域（２１）との重畳であるから、伝導度変調によるＩ
ｃｍａｘの低下が少なく、従ってＩＣｍａｘを最大限に
増大できる利点を有する。きらに、大信号トランジスタ
（２０）のｈ□を下げることによってＡＳＯを増大せし
め、出力段トランジスタとして適切な特性に製造できる
利点をも有する。そして更に、低濃度ベース領域（２３
）を利用することによって、大信号、小信号共に特性の
制御が容易であるという利点をも有する。
スタ（２０）に低濃度ベース領域（２３）を重ねること
によって、ｈ、２が高い小信号トランジスタ（１６）と
ｈＦ！が小さい大信号トランジスタ（２０）とを容易に
共存できる利点を有する。また、大信号トランジスタ（
２０）のベースは比較的高い不純物濃度を有するベース
領域（２１）との重畳であるから、伝導度変調によるＩ
ｃｍａｘの低下が少なく、従ってＩＣｍａｘを最大限に
増大できる利点を有する。きらに、大信号トランジスタ
（２０）のｈ□を下げることによってＡＳＯを増大せし
め、出力段トランジスタとして適切な特性に製造できる
利点をも有する。そして更に、低濃度ベース領域（２３
）を利用することによって、大信号、小信号共に特性の
制御が容易であるという利点をも有する。
第１図は本発明を説明するだめの断面図、第２図Ａ−Ｄ
はその製造方法を説明するための断面図、第３図は従来
例を説明するための断面図、第４図は従来の不純物濃度
分布を示す図、第５図は本願の不純物濃度分布を示す図
である。 第３図 第４図 第５図 ←Ｗ８゜
はその製造方法を説明するための断面図、第３図は従来
例を説明するための断面図、第４図は従来の不純物濃度
分布を示す図、第５図は本願の不純物濃度分布を示す図
である。 第３図 第４図 第５図 ←Ｗ８゜
Claims (7)
- （１）電気的に分離されたアイランドの１つの表面にベ
ース領域とエミッタ領域を重ねて形成した縦型トランジ
スタを具備する半導体集積回路において、 前記エミッタ領域下部のベース領域の不純物プロファイ
ルが、前記エミッタ領域の全面において、急峻な傾きを
有する第１の勾配と、該第１の勾配より緩やかな傾きを
有する第２の勾配との、２段階の勾配を有することを特
徴とする半導体集積回路。 - （２）電気的に分離されたアイランドの１つの表面にベ
ース領域とエミッタ領域を重ねて形成した縦型トランジ
スタを具備する半導体集積回路において、 前記ベース領域の下部に前記エミッタ領域の全面に対応
する部分に前記ベース領域よりは低不純物濃度の低濃度
ベース領域を有することを特徴とする半導体集積回路。 - （３）一導電型の半導体基板の上に形成した逆導電型の
エピタキシャル層と、 前記エピタキシャル層を分離して形成した複数個のアイ
ランドと、 第１のトランジスタを構成するために、前記アイランド
の１つの表面に形成した一導電型のベース領域およびベ
ース領域表面に形成した逆導電型のエミッタ領域と、 第２のトランジスタを構成するために、前記アイランド
の他の１つの表面に形成した一導電型のベース領域およ
び逆導電型のエミッタ領域と、前記第２のトランジスタ
のベース領域に重ねて形成した前記ベース領域より深く
且つ前記ベース領域よりは低不純物濃度の低濃度ベース
領域とを具備することを特徴とする半導体集積回路。 - （４）前記第１のトランジスタのベース領域と前記第２
のトランジスタのベース領域とを同時形成したことを特
徴とする請求項第３項に記載の半導体集積回路。 - （５）前記第２のトランジスタを出力用トランジスタと
して構成したことを特徴とする請求項第３項に記載の半
導体集積回路。 - （６）前記第２のトランジスタのベース領域は前記低濃
度ベース領域を完全に覆うように重畳することを特徴と
する請求項第１項に記載の半導体集積回路。 - （７）一導電型の半導体基板上に逆導電型のエピタキシ
ャル層を形成する工程、 前記エピタキシャル層の表面に一導電型の不純物をイオ
ン注入し、所望深さに拡散して大信号トランジスタ用の
低濃度ベース領域を形成する工程、 前記エピタキシャル層の表面に一導電型の不純物を選択
的に拡散し、小信号トランジスタ用のベース領域と前記
大信号トランジスタ用の前記低濃度ベース領域に重畳し
前記低濃度ベース領域よりは高い不純物濃度を有し且つ
前記低濃度ベース領域よりは浅いベース領域を形成する
工程、前記小信号トランジスタのベース領域の表面に逆
導電型のエミッタ領域を形成して所望のｈ＿Ｆ＿ｚを得
、且つ前記低濃度ベース領域とベース領域が重畳した部
分にも前記大信号トランジスタのエミッタ領域を形成し
て前記小信号トランジスタのｈ＿Ｆ＿ｚよりは小さいｈ
＿Ｆ＿ｚを得る工程、 とを具備することを特徴とする半導体集積回路の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2171521A JPH07111975B2 (ja) | 1990-06-28 | 1990-06-28 | 半導体集積回路とその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2171521A JPH07111975B2 (ja) | 1990-06-28 | 1990-06-28 | 半導体集積回路とその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0458536A true JPH0458536A (ja) | 1992-02-25 |
| JPH07111975B2 JPH07111975B2 (ja) | 1995-11-29 |
Family
ID=15924660
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2171521A Expired - Fee Related JPH07111975B2 (ja) | 1990-06-28 | 1990-06-28 | 半導体集積回路とその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07111975B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007227775A (ja) * | 2006-02-24 | 2007-09-06 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
-
1990
- 1990-06-28 JP JP2171521A patent/JPH07111975B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007227775A (ja) * | 2006-02-24 | 2007-09-06 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07111975B2 (ja) | 1995-11-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03502390A (ja) | サブハーフミクロン装置用のラッチアップのない高圧ｃｍｏｓバルク処理 | |
| US5045912A (en) | Bi-CMOS integrated circuit device having a high speed lateral bipolar transistor | |
| US4144098A (en) | P+ Buried layer for I2 L isolation by ion implantation | |
| JPH0458536A (ja) | 半導体集積回路とその製造方法 | |
| JPS6081864A (ja) | ラテラル型トランジスタ | |
| EP0792514B1 (en) | Method of making an integrated circuit with complementary isolated bipolar transitors | |
| JPH07123140B2 (ja) | 半導体集積回路の製造方法 | |
| EP0562217B1 (en) | Lateral bipolar transistor with a low current leakage toward the substrate, corresponding integrated circuit and method of making such an integrated circuit | |
| JPS63175463A (ja) | バイｍｏｓ集積回路の製造方法 | |
| JPH11307657A (ja) | 半導体集積回路 | |
| JP2656125B2 (ja) | 半導体集積回路の製造方法 | |
| JPS60105265A (ja) | 相補型半導体装置の製造方法 | |
| JPH10242311A (ja) | 半導体装置及びその製造方法 | |
| JPH0499387A (ja) | 半導体集積回路 | |
| JPH01186673A (ja) | 半導体装置 | |
| JPH04116933A (ja) | 半導体装置の製造方法 | |
| JPH04218972A (ja) | Ｄｍｏｓを含む半導体装置の製造方法 | |
| JPS6022358A (ja) | 半導体集積回路装置 | |
| JPH02271636A (ja) | 横型ｐｎｐトランジスタ及びその形成方法 | |
| JPS60154656A (ja) | 半導体装置およびその製造方法 | |
| JPH0346372A (ja) | Ｍｏｓ型トランジスタ | |
| JPS62216355A (ja) | 半導体注入集積論理回路装置の製造方法 | |
| JPH01283869A (ja) | 半導体集積回路用バイポーラトランジスタの製造方法 | |
| JPS62262452A (ja) | 半導体装置の製造方法 | |
| JPH04154130A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |