JPS58143577A - 埋め込みゲ−ト電界効果トランジスタの製造方法 - Google Patents

埋め込みゲ−ト電界効果トランジスタの製造方法

Info

Publication number
JPS58143577A
JPS58143577A JP57025909A JP2590982A JPS58143577A JP S58143577 A JPS58143577 A JP S58143577A JP 57025909 A JP57025909 A JP 57025909A JP 2590982 A JP2590982 A JP 2590982A JP S58143577 A JPS58143577 A JP S58143577A
Authority
JP
Japan
Prior art keywords
field effect
effect transistor
gate
groove
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP57025909A
Other languages
English (en)
Other versions
JPH0358177B2 (ja
Inventor
Michiro Futai
二井　理郎
Nobuyuki Toyoda
豊田　信行
Akimichi Hojo
北條　顕道
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Tokyo Shibaura Electric Co Ltd filed Critical Toshiba Corp
Priority to JP57025909A priority Critical patent/JPS58143577A/ja
Priority to DE8383300709T priority patent/DE3378601D1/de
Priority to EP83300709A priority patent/EP0087251B1/en
Priority to US06/466,578 priority patent/US4503600A/en
Publication of JPS58143577A publication Critical patent/JPS58143577A/ja
Publication of JPH0358177B2 publication Critical patent/JPH0358177B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having two-dimensional [2D] charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H10D30/4755—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs having wide bandgap charge-carrier supplying layers, e.g. modulation doped HEMTs such as n-AlGaAs/GaAs HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/80—FETs having rectifying junction gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/012—Manufacture or treatment of electrodes comprising a Schottky barrier to a semiconductor
    • H10D64/0124—Manufacture or treatment of electrodes comprising a Schottky barrier to a semiconductor to Group III-V semiconductors
    • H10D64/0125—Manufacture or treatment of electrodes comprising a Schottky barrier to a semiconductor to Group III-V semiconductors characterised by the sectional shape, e.g. T or inverted T
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs

Landscapes

  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の属する技術分野〕　　　　　゛本発明はＧａＡ
ｓ結晶を用いた電界効果トランジスタの劇造方法嘔；関
する。
ＬＩＥ米Ｖｔ術とその問題点〕 従来ＧａＡｓ結晶を用いた電界効果トランジスタの高周
波、高速化は土としてゲート長の短ｌＩＡ＋＝よる相互
：ｌｙダタタｙｘＯ向上と、ゲート容量の低減６；よ９
行われて亀だ．しかしながら、４ＩＬ細加工技術の制約
のため．　ＧａＡａシｌットキ接合型電界効果トツｙジ
スタ纏二ついてはゲート長０．５μｍｌ！度が実用上の
＠界とみ＊−ａれ、よ９短ゲート化が困離で参った。さ
ら４；チャネルが瀧め込まれた電界効果トランジスタに
おいては、そのし自い値電圧は、結晶作成工程でほほ決
定基れ、その再現性鑑；乏しかった。
〔発明の日的〕
半発明は、従来用いられて龜だ精度０．５μｍ＠度゛の
微細加工技術を４＄４二ＶＳ形の電界効果トランジスタ
Ｏゲート形成１二適用するζとζ二より、ゲート容量を
増１ＩＡ畜−ｔｉζとなく、実効ゲー｝　扱０．１μｍ
楊直０１に界効果トツンジスタな得ると同時４二、そＯ
し龜い値電圧を再３Ｊ性よく、高い精度で制御する方法
を提供しようとす為ものである。
〔発明の概蒙ノ 不発ψＪの概資は次の通りである。すなわち、半導１＋
結晶中（二堀め込まれたチャネル層を有する電界効果ト
ランジスタ用結晶光面を絶縁膜で被服して、ゲ、−ト部
の窓開けを行ない、結晶面選択性のシ臘いエツチング液
４ユ浸して例えばＶＳを形成し、■鍔ｔ＝　ｐｔ　吾の
合金型のショットキ接合を形成しやすい金属を蒸屓、熱
処理することにより、ゲートを形成し、埋め込みチャネ
ル電界効果トランジスタを製造しようとするものである
。
〔発明の効果〕
不発明の磁界効果トランジスタの製造方法によれば、従
来省しく製造が困難でめったゲート長０．１μｍ４４４
度の４が効果トランジスタな′５Ａ現できるばかりか、
しきい値電圧をも精密に制御することが可能となる 〔発明の実施例〕゛１ 本発明の１＃Ｉをヘテロ接合環め込みチャネル電界効果
トランジスタに通用した実施例について図面と共ζ二１
紀明す−る。
ｉＪ１図ｉりにおいて、ｌは半絶縁性ＧａＡｓｎ仮結晶
、２は厚さ約１μｒｎｏノンドーグｈ型ＧａＡａ　ｌ−
１３は厚さ約０．１μｍ　８１をドナー不純物として励
刀ｌしたＡ７ｘＧｍｓ−＊　Ａｌ　（ｘ　Ｓ−０，３）
層、４は厚さ約ＩＪＪｍのノンドープ鳳ａｌｌ　ＧａＡ
１層、５は厚さ約０．１　、ａｍのＳｉｎ。
膜である。また６はノンドープｎ　Ｍ　ＧａＡｓ１　）
＠　２とＡＪ　ｘ　Ｇａｔ　−１１Ａｓ層３の境界面の
ノンドーグｎ型ＧａＡｓ層１ｌｉ１４＝生ずる為移動［
１ｉＥ子が蓄積された単結晶中ニ堀め込まれたチャネル
である。７．８はソース及びドレインオーンツク電極の
下地となる篩不純倫ｌｌ１１度イオン注入層、９．１０
はＡｕ−Ｇｅ合金を照層後Ｈ雪ガス中で４２０℃、１０
分間熱処理したソースおよびドレイン電極である。次シ
ー第１図ｉｂ）に示すように、表面にレジスト膜１１を
塗布し、゛嘔子練直接描画法により、長さ０．５μｍの
ゲート用窓１４をあける。このとき、ゲート幅方向は基
板単結晶１の（１１０）面と構面（ｌω）面の交１１ｉ
！仁平行になるよう（ニする０次（＝結晶面選択性の強
いエツチング液４二浸せば、　（１１１）面に沿ってエ
ツチングが行われるため、精度高くｖ縛１５が形成され
る。次し第・１囚ｔｃ）　１１示すように、ゲート窓１
４を用いて、Ｖ纒（二Ｐｔ等のＧａＡｓ　Ｍ　ｎ　ｋ　
ヨヒＡＪＧａＡｓ結晶合金型のショットキ接合を彫成し
中すい金ｊ１１６を＃；看する。この後リフトオフ工程
によりレジスト１１と同時にレジストｌｌ上の釜属１６
を除去し、次いで牛導体結晶なオーム性電極形成温度以
下の４００　’０で熱処理すれば、第１図（ｄ月二示す
よう４二、合金１７はｖ＃ｌ先端部の形状をｔｉ　ｔｒ
保ちつつ、Ａ４Ｇａｔ−、、Ａｍ層３（ニ一部侵入し、
先端部Ｃ１発生した空乏層１８がＡＪＸ　Ｇａ　ｓ　−
ｘ　Ａｓ層３をつき抜け、埋め込みチャネル６を通断す
るよう６二なる。このときオーミックＩＩＥ他９．１ｏ
間の導通状態の変化をモニタすること（；より、エン＾
ンス製トランジスタとして動作させるための最適し無い
値−圧を熱処理時間で精密４＝再現性よく制御すること
ができた。
この方法で得られる実効ゲート長は＃ｔ　＃ｘ　ｖ溝の
先噛と堀め込みチャーネル６との距離で決オ夛、本実施
例の場合的０．１μｍとなる。また、ゲート電極１７の
うち、ＧａＡｓＭＪＬ層−４との間（二形成されるシー
ツ・トキ接合部分は、４がノンドープであるため、キャ
リヤ一度が低く、ゲート容量への寄与は憶めて小さい。
〔発明の他の実施例〕
前述の実施例ではｖ＃Ｉ形成を行なった彼、ゲート電極
を形成したが、しきい値電圧制御にムきをおき、第２図
−二示すようｔ：　Ｖ　Ｓ形成なし１二、ゲート金属合
金化（＝よｐ１壌め込みチャネル電界効果トランジスタ
のしきい値電圧を制御しても大きな効果が得られる。す
なわち、従来無視しぇなかった合金グー）　１１１１１
Ｆ量が、ノンドープＧａム１曽４の低中ヤリャ濃度故に
はとんど無視することができその結果、高周波化、高速
化が可能となるからである。
【図面の簡単な説明】
ｊｌｌ＆１図は本発明の電界効果トランジスタの製造１
楊を示す図、第２図は本発明の他の実施例を示す図であ
る。 に牛絶縁性ＧａＡｓ基板ｓ　　Ｌ４’ｎ形ＧａＡｍ層、
３　：ムノｘＧａ、−，Ａｓ層、　　５　　：　Ｓ１ｑ
＊、Ｍ、　６　：テヤネ省層。 ７．８ニイオン注入層、　ｊ：ソース電極、１０：　ド
レイン“磁極、　１１ニレジスト瞑、１４：窓、ｓｂ　
：　　ＶＪ、　　　１６　：　　Ｐｔ４Ｍ、　　１７　
：合金（ケ）電極）、１８　二　！　乏Ｊｍ。 代堰人　升理士　　則　近　＃　佑　（ほか１名）第　
　ＩＩＩ ３２３− 第　　２　図

Claims (2)

    【特許請求の範囲】
  1. （１）化合物半導体結晶のゲート領域部に該半導体結晶
    と合金雛のシ璽ットキ接金を形成し鳥い金属を形成する
    工程と、諌工揚後（二熱処理を行って前記半導体結晶と
    前記金属との合金化を進行させ、前記＃Ｐ４体結晶内部
    に置め込まれたチャネルの閾値電圧を制御する１柵とを
    具備することをＩＩｉ黴と１−る堀め込みゲート電界効
    果トランジスタの製造方法。
  2. （２）　　金属を形成する部分の化合物半導体結晶の衆
    面がＶ形の溝であることを特徴とする特許請求の範囲第
    １項記載の置め込みゲート電界効果トランジスタの製造
    方法。
JP57025909A 1982-02-22 1982-02-22 埋め込みゲ−ト電界効果トランジスタの製造方法 Granted JPS58143577A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP57025909A JPS58143577A (ja) 1982-02-22 1982-02-22 埋め込みゲ−ト電界効果トランジスタの製造方法
DE8383300709T DE3378601D1 (en) 1982-02-22 1983-02-11 Process for manufacturing a buried gate field effect transistor
EP83300709A EP0087251B1 (en) 1982-02-22 1983-02-11 Process for manufacturing a buried gate field effect transistor
US06/466,578 US4503600A (en) 1982-02-22 1983-02-15 Process for manufacturing a buried gate field effect transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57025909A JPS58143577A (ja) 1982-02-22 1982-02-22 埋め込みゲ−ト電界効果トランジスタの製造方法

Publications (2)

Publication Number Publication Date
JPS58143577A true JPS58143577A (ja) 1983-08-26
JPH0358177B2 JPH0358177B2 (ja) 1991-09-04

Family

ID=12178899

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57025909A Granted JPS58143577A (ja) 1982-02-22 1982-02-22 埋め込みゲ−ト電界効果トランジスタの製造方法

Country Status (4)

Country Link
US (1) US4503600A (ja)
EP (1) EP0087251B1 (ja)
JP (1) JPS58143577A (ja)
DE (1) DE3378601D1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61156889A (ja) * 1984-12-28 1986-07-16 Nec Corp 半導体装置

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59168677A (ja) * 1983-03-14 1984-09-22 Fujitsu Ltd 半導体装置及びその製造方法
JPS60140874A (ja) * 1983-12-28 1985-07-25 Hitachi Ltd 半導体装置
US5273918A (en) * 1984-01-26 1993-12-28 Temic Telefunken Microelectronic Gmbh Process for the manufacture of a junction field effect transistor
US4662058A (en) * 1984-11-05 1987-05-05 Honeywell Inc. Self-aligned gate process for ICS based on modulation doped (Al,Ga) As/GaAs FETs
US4616400A (en) * 1984-12-21 1986-10-14 Texas Instruments Incorporated Process for fabricating a double recess channel field effect transistor
JPS6229175A (ja) * 1985-07-29 1987-02-07 Nippon Telegr & Teleph Corp <Ntt> 電界効果型トランジスタの製造方法
FR2592739B1 (fr) * 1986-01-06 1988-03-18 Brillouet Francois Structure semi-conductrice monolithique d'un laser et d'un transistor a effet de champ et son procede de fabrication
US5181087A (en) * 1986-02-28 1993-01-19 Hitachi, Ltd. Semiconductor device and method of producing the same
US4774555A (en) * 1987-08-07 1988-09-27 Siemens Corporate Research And Support, Inc. Power hemt structure
US5021840A (en) * 1987-08-18 1991-06-04 Texas Instruments Incorporated Schottky or PN diode with composite sidewall
US5202286A (en) * 1989-02-27 1993-04-13 Mitsubishi Denki Kabushiki Kaisha Method of forming three-dimensional features on substrates with adjacent insulating films
JPH04260338A (ja) * 1991-02-14 1992-09-16 Mitsubishi Electric Corp 半導体装置の製造方法
JP3616447B2 (ja) * 1996-02-27 2005-02-02 富士通株式会社 半導体装置
JP2005354023A (ja) * 2004-05-14 2005-12-22 Seiko Epson Corp 半導体装置および半導体装置の製造方法
US10388746B2 (en) 2017-07-06 2019-08-20 Teledyne Scientific & Imaging, Llc FET with buried gate structure

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5673475A (en) * 1979-11-20 1981-06-18 Mitsubishi Electric Corp Schottky barrier type field-effect transistor
JPS5676577A (en) * 1979-11-28 1981-06-24 Sumitomo Electric Ind Ltd Gaas schottky gate field effect transistor
JPS56101768A (en) * 1980-01-18 1981-08-14 Sumitomo Electric Ind Ltd Manufacture of semiconductor device
JPS56133872A (en) * 1980-03-21 1981-10-20 Sumitomo Electric Ind Ltd Manufacture of semiconductor device

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1077851A (en) * 1962-05-28 1967-08-02 Ultra Electronics Ltd Transistors
US3946415A (en) * 1974-08-28 1976-03-23 Harris Corporation Normally off schottky barrier field effect transistor and method of fabrication
US4265934A (en) * 1975-12-12 1981-05-05 Hughes Aircraft Company Method for making improved Schottky-barrier gate gallium arsenide field effect devices
US4193182A (en) * 1977-02-07 1980-03-18 Hughes Aircraft Company Passivated V-gate GaAs field-effect transistor and fabrication process therefor
US4145459A (en) * 1978-02-02 1979-03-20 Rca Corporation Method of making a short gate field effect transistor
US4266333A (en) * 1979-04-27 1981-05-12 Rca Corporation Method of making a Schottky barrier field effect transistor
US4301188A (en) * 1979-10-01 1981-11-17 Bell Telephone Laboratories, Incorporated Process for producing contact to GaAs active region
US4379005A (en) * 1979-10-26 1983-04-05 International Business Machines Corporation Semiconductor device fabrication
US4374455A (en) * 1979-10-30 1983-02-22 Rca Corporation Method for manufacturing a vertical, grooved MOSFET
US4404732A (en) * 1981-12-07 1983-09-20 Ibm Corporation Self-aligned extended epitaxy mesfet fabrication process

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5673475A (en) * 1979-11-20 1981-06-18 Mitsubishi Electric Corp Schottky barrier type field-effect transistor
JPS5676577A (en) * 1979-11-28 1981-06-24 Sumitomo Electric Ind Ltd Gaas schottky gate field effect transistor
JPS56101768A (en) * 1980-01-18 1981-08-14 Sumitomo Electric Ind Ltd Manufacture of semiconductor device
JPS56133872A (en) * 1980-03-21 1981-10-20 Sumitomo Electric Ind Ltd Manufacture of semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61156889A (ja) * 1984-12-28 1986-07-16 Nec Corp 半導体装置

Also Published As

Publication number Publication date
US4503600A (en) 1985-03-12
EP0087251B1 (en) 1988-11-30
DE3378601D1 (en) 1989-01-05
EP0087251A2 (en) 1983-08-31
EP0087251A3 (en) 1986-04-16
JPH0358177B2 (ja) 1991-09-04

Similar Documents

Publication Publication Date Title
DE69008386T2 (de) Dünnschichttransistor.
JPH0358177B2 (ja)
EP0484968A2 (en) Field effect transistor
JPS59165461A (ja) ショットキ接合形化合物半導体電界効果トランジスタの製造方法
JPS61248570A (ja) Ｍｅｓｆｅｔ装置およびその製造方法
JPS59165463A (ja) 化合物半導体電界効果トランジスタの製造方法
JPS59165465A (ja) シヨツトキ接合形化合物半導体電界効果トランジスタの製造方法
JPS5838945B2 (ja) シヨット障壁型電界効果トランジスタの製造方法
US4621415A (en) Method for manufacturing low resistance sub-micron gate Schottky barrier devices
JPH02222549A (ja) 半導体装置の構造
JPS58143576A (ja) シヨツトキ−ゲ−ト型電界効果トランジスタの製造方法
JPS5893381A (ja) 半導体装置
JPS62293679A (ja) 電界効果型半導体装置及びその製造方法
JPS5935480A (ja) 半導体装置
JPS5998559A (ja) 電界効果トランジスタ
JPS6057980A (ja) 半導体装置の製造方法
JPH04184939A (ja) 半導体装置の製造方法
JPH04241427A (ja) 電界効果トランジスタの製造方法
JPS60176275A (ja) 集積型半導体装置
JPH0226790B2 (ja)
JPS60164366A (ja) 半導体装置
JPS59172776A (ja) 半導体装置の製造方法
JPS58143579A (ja) Ｖ溝形埋め込みゲ−ト電界効果トランジスタ
JPH06275652A (ja) 半導体装置の製造方法
JPS60253277A (ja) 半導体素子の製造方法