WO2001019149A1 - Printed wiring board and method of producing the same and capacitor to be contained in printed wiring board - Google Patents

Printed wiring board and method of producing the same and capacitor to be contained in printed wiring board Download PDF

Info

Publication number
WO2001019149A1
WO2001019149A1 PCT/JP2000/005972 JP0005972W WO0119149A1 WO 2001019149 A1 WO2001019149 A1 WO 2001019149A1 JP 0005972 W JP0005972 W JP 0005972W WO 0119149 A1 WO0119149 A1 WO 0119149A1
Authority
WO
WIPO (PCT)
Prior art keywords
printed wiring
wiring board
capacitor
resin
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2000/005972
Other languages
English (en)
French (fr)
Inventor
Yasushi Inagaki
Motoo Asai
Dongdong Wang
Hideo Yabashi
Seiji Shirai
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to DE60031948T priority Critical patent/DE60031948T2/de
Priority to EP00956889A priority patent/EP1137332B1/en
Priority to US09/830,361 priority patent/US6876554B1/en
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Publication of WO2001019149A1 publication Critical patent/WO2001019149A1/ja
Anticipated expiration legal-status Critical
Priority to US11/062,672 priority patent/US7307852B2/en
Priority to US11/928,397 priority patent/US7855894B2/en
Priority to US12/034,517 priority patent/US8107253B2/en
Priority to US12/034,504 priority patent/US8331102B2/en
Priority to US12/691,154 priority patent/US7995352B2/en
Priority to US13/665,325 priority patent/US8780573B2/en
Priority to US14/279,465 priority patent/US9060446B2/en
Priority to US14/714,548 priority patent/US20150250056A1/en
Ceased legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G2/00Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02Mountings
    • H01G2/06Mountings specially adapted for mounting on a printed-circuit support
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/224Housing; Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/248Terminals the terminals embracing or surrounding the capacitive element, e.g. caps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/40Structural combinations of fixed capacitors with other electric elements, the structure mainly consisting of a capacitor, e.g. RC combinations
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0231Capacitors or dielectric substances
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/182Printed circuits structurally associated with non-printed electric components associated with components mounted in printed circuit boards [PCB], e.g. insert-mounted components [IMC]
    • H05K1/183Printed circuits structurally associated with non-printed electric components associated with components mounted in printed circuit boards [PCB], e.g. insert-mounted components [IMC] associated with components mounted in and supported by recessed areas of the PCBs
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/182Printed circuits structurally associated with non-printed electric components associated with components mounted in printed circuit boards [PCB], e.g. insert-mounted components [IMC]
    • H05K1/185Printed circuits structurally associated with non-printed electric components associated with components mounted in printed circuit boards [PCB], e.g. insert-mounted components [IMC] associated with components encapsulated in the insulating substrate of the PCBs; associated with components incorporated in internal layers of multilayer circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/182Printed circuits structurally associated with non-printed electric components associated with components mounted in printed circuit boards [PCB], e.g. insert-mounted components [IMC]
    • H05K1/185Printed circuits structurally associated with non-printed electric components associated with components mounted in printed circuit boards [PCB], e.g. insert-mounted components [IMC] associated with components encapsulated in the insulating substrate of the PCBs; associated with components incorporated in internal layers of multilayer circuit boards
    • H05K1/186Printed circuits structurally associated with non-printed electric components associated with components mounted in printed circuit boards [PCB], e.g. insert-mounted components [IMC] associated with components encapsulated in the insulating substrate of the PCBs; associated with components incorporated in internal layers of multilayer circuit boards manufactured by mounting on or connecting to patterned circuits before or during embedding
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W44/00Electrical arrangements for controlling or matching impedance
    • H10W44/501Inductive arrangements
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W44/00Electrical arrangements for controlling or matching impedance
    • H10W44/601Capacitive arrangements
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01Manufacture or treatment
    • H10W70/05Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/63Vias, e.g. via plugs
    • H10W70/635Through-vias
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68Shapes or dispositions thereof
    • H10W70/685Shapes or dispositions thereof comprising multiple insulating layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • H05K1/112Pads for surface mounting, e.g. lay-out directly combined with via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/181Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09509Blind vias, i.e. vias having one side closed
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09545Plated through-holes or blind vias without lands
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/096Vertically aligned vias, holes or stacked vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007Types of components
    • H05K2201/10015Non-printed capacitor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621Components characterised by their electrical contacts
    • H05K2201/10636Leadless chip, e.g. chip capacitor or resistor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621Components characterised by their electrical contacts
    • H05K2201/10674Flip chip
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4602Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60Insulating or insulated package substrates; Interposers; Redistribution layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/63Vias, e.g. via plugs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/65Shapes or dispositions of interconnections
    • H10W70/654Top-view layouts
    • H10W70/655Fan-out layouts
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/90Bond pads, in general
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/90Bond pads, in general
    • H10W72/921Structures or relative sizes of bond pads
    • H10W72/922Bond pads being integral with underlying chip-level interconnections
    • H10W72/9223Bond pads being integral with underlying chip-level interconnections with redistribution layers [RDL]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/90Bond pads, in general
    • H10W72/921Structures or relative sizes of bond pads
    • H10W72/923Bond pads having multiple stacked layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/90Bond pads, in general
    • H10W72/941Dispositions of bond pads
    • H10W72/9415Dispositions of bond pads relative to the surface, e.g. recessed, protruding
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/90Bond pads, in general
    • H10W72/941Dispositions of bond pads
    • H10W72/942Dispositions of bond pads relative to underlying supporting features, e.g. bond pads, RDLs or vias
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Definitions

  • the wiring distance between the power supply and the IC chip is long, and the loop inductance of this wiring part is very large.
  • fluctuations in the IC drive voltage during high-speed operation also increase, which may cause an IC malfunction. It is also difficult to stabilize the power supply voltage. For this reason, capacitors are mounted on the surface of the printed wiring board to assist power supply.
  • Japanese Patent Application Laid-Open No. 6-326472 discloses a technique for embedding a capacitor in a resin substrate made of glass epoxy. With this configuration, power supply noise is reduced, and a space for mounting a chip capacitor is not required, and the size of the insulating substrate can be reduced.
  • Japanese Patent Application Laid-Open No. Hei 7-26619 discloses a technique of embedding a capacitor in a substrate made of ceramic, alumina, or the like. With this configuration, by connecting between the power supply layer and the ground layer, the wiring length is shortened, and the inductance of the wiring is reduced.
  • the seventh aspect since a chip having an electrode formed inside the outer edge is used, a large external electrode can be obtained even when conduction is established through a no-hole, and the allowable range of alignment is widened, so that connection failure is eliminated.
  • the heights of the upper surfaces of the capacitors are made uniform by pressing or hitting the upper surfaces of the plurality of capacitors in the recess.
  • the heights of the plurality of capacitors can be made uniform even if the sizes of the capacitors vary. Therefore, since the interlayer insulating film and the conductor circuit can be appropriately formed on the core substrate without deteriorating the smoothness, the occurrence rate of defective products of the printed wiring board can be reduced.
  • the external board (the dough board and the mother board) connected to the back side of the printed wiring board and the terminal of the capacitor are connected to via holes provided in the connection layer and through holes formed in the core board. Connected through a hall. That is, since the through holes are formed in the encasing layer having the core material and which are difficult to process, and the terminals of the capacitor are not directly connected to the external substrate, connection reliability can be improved.
  • wiring for connecting the IC chip and the external substrate is provided between the capacitors, and since the signal lines do not pass through the capacitors, reflection due to impedance discontinuity due to the high dielectric: and passing through the high dielectric Does not cause propagation delay.
  • Providing a capacitor for power supply makes it possible to easily supply large power to the IC chip. Further, noise of signal propagation of the printed wiring board can be reduced.
  • connection wiring By arranging the connection wiring, it is possible to provide the wiring even under the capacitor. As a result, the degree of freedom in wiring is increased, and higher density and smaller size can be achieved.
  • the surface of the chip capacitor can be subjected to a roughening treatment.
  • the adhesiveness between the ceramic chip capacitor and the adhesive layer consisting of the shelf and the interlayer resin fiber layer is high, and even when the heat cycle test is performed, the peeling of the adhesive layer and the interlayer resin insulation layer at the interface is maintained. Does not occur.
  • a through hole between the IC chip and the external substrate is provided between the capacitors, and the signal line does not pass through the capacitor. , And Propagation delay due to passage through high dielectric does not occur. Providing a power supply capacitor makes it possible to easily supply large power to the IC chip.
  • the core substrate includes: a connection layer formed of at least one or more insulating resin layers; and a housing layer housing the capacitor and including two or more resin layers.
  • Claim 33 is a printed wiring board formed by laminating a resin insulating layer and a conductor circuit on a core substrate,
  • the metal film of the electrode of the capacitor is provided with any one of copper, nickel, and noble metal. This is because layers such as tin and zinc in the built-in capacitor easily induce migration at the connection with the via hole. Therefore, occurrence of migration can be prevented.
  • claim 67 is a printed wiring board formed by laminating a resin fiber layer and a conductor circuit on a core substrate,
  • FIG. 17 is a sectional view of the chip capacitor according to the first embodiment.
  • FIG. 27 is a drawing showing the manufacturing process of the printed wiring board according to the second embodiment.
  • FIG. 36 is a drawing showing the manufacturing process of the printed wiring board according to the third embodiment.
  • FIG. 42 is a sectional view of a printed wiring board according to a second modification of the third embodiment.
  • FIG. 43 is a view showing a manufacturing process of a printed wiring board according to a third modification of the third embodiment.
  • FIG. 44 is a sectional view of a printed wiring board according to a third modification of the third embodiment.
  • FIG. 45 is a sectional view of a chip capacitor.
  • FIG. 51 is a sectional view of a printed wiring board according to the fourth embodiment.
  • FIG. 52 is a cross-sectional view of the printed wiring board according to the fourth embodiment.
  • the through-holes 46 are formed in the resin layer 36 between the chip capacitors 20, the signal lines do not pass through the chip capacitors 20 made of ceramic, so that the reflection and discontinuity due to impedance discontinuity due to the high dielectric substance may cause Propagation delay due to passage through high dielectric does not occur. Since wiring can be provided under the capacitor, the degree of freedom of wiring, pins, and other external terminals is increased, resulting in higher density and smaller size.
  • the laser is provided with an opening to the copper plating film 29 of the electrode, desmearing or the like is performed to form a via hole by copper plating. Therefore, even if an oxide film is formed on the surface of the copper-plated film 29, the oxide film can be removed by the laser and desmear treatment, so that proper connection can be established.
  • an adhesive material 34 is applied to the recess 32 using a printing machine (see FIG. 1 (C)). At this time, potting may be performed in addition to the application.
  • the adhesive material 34 a material having a smaller coefficient of thermal expansion than the core substrate 30 and the resin insulating layer 40 is used.
  • a plurality of ceramic chip capacitors 20 are placed on the adhesive material 34 in the recesses 32 (see FIG. 1 (D)).
  • the plurality of chip capacitors 20 is uniform, so that the core substrate 30 is smoothened. can do. Further, since the concave portions 32 are formed widely, the chip capacitors 20 can be accurately positioned and can be arranged at a high density.
  • the upper surfaces of the chip capacitors 20 are pressed or struck so that the upper surfaces of the plurality of chip capacitors 20 are at the same height (see FIG. 2 (A)).
  • a resin made of an epoxy-based resin described later is applied thereon using a printing machine to form a resin layer 40 (see FIG. 2 (C)). Note that a resin film may be attached instead of applying the resin.
  • thermosetting resin such as a thermosetting resin, a thermoplastic resin, a photosensitive resin, a composite of a thermosetting resin and a thermoplastic resin, or a composite of a photosensitive resin and a thermoplastic resin.
  • a thermosetting resin such as a thermosetting resin, a thermoplastic resin, a photosensitive resin, a composite of a thermosetting resin and a thermoplastic resin, or a composite of a photosensitive resin and a thermoplastic resin.
  • a thermoplastic resin such as a thermoplastic resin, a photosensitive resin, a composite of a thermosetting resin and a thermoplastic resin, or a composite of a photosensitive resin and a thermoplastic resin.
  • a thermoplastic resin such as a thermosetting resin, a thermoplastic resin, a photosensitive resin, a composite of a thermosetting resin and a thermoplastic resin, or a composite of a photosensitive resin and a thermoplastic resin.
  • They may have a two-layer structure.
  • a copper plating film 52 is formed on the surface of the resin insulating layer 40 by electroless copper plating (see FIG. 3 ( ⁇ )).
  • electroless plating it is also possible to provide a Ni-Cu alloy layer by performing sputtering with Ni-Cu alloy as an overnight get. In some cases, after forming by sputtering, electroless plating is performed. A film may be formed.
  • argon gas is used as the inert gas, and plasma treatment is performed for 2 minutes under the conditions of power 200W, gas pressure 0.6Pa, and temperature 70 ° C.
  • Roughening treatment may be carried out with an acid or an acid amide. Further, the roughened layer is desirably 0.1 to 5 m.
  • the above solder resist composition is applied to both sides of the substrate 30 in a thickness of 20 m, and dried at 70 for 20 minutes and 70 for 30 minutes.
  • the photomasks of 5 mm thick on which a pattern is drawn parts were exposed to ultraviolet rays of the solder one resist layer 70 in close contact so by 100 OmJZcm 2, and developed with DMTG solution, 20 O m of diameter opening 71U, 7 Create an ID (see Fig. 6 (A)).
  • a commercially available solder resist such as LPSR may be used.
  • solder paste is printed on the openings 71U and 7ID of the solder resist layer 70, and reflowed at 200 ° C, so that the solder bumps (solder body) -33-
  • Examples of the aluminum compound include arylene, aluminum hydroxide and the like, and examples of the calcium compound include calcium carbonate and calcium hydroxide.
  • Examples of the potassium compound include potassium carbonate and the like.
  • Examples of the magnesium compound include magnesia, dolomite, and basic magnesium carbonate.
  • Examples of the silicon compound include silica and zeolite. These may be used alone or in combination of two or more.
  • Examples of the soluble metal particles include particles made of at least one selected from the group consisting of copper, nickel, iron, zinc, lead, gold, silver, aluminum, magnesium, calcium, and silicon. . These soluble metal particles may have a surface layer coated with a resin or the like in order to ensure insulation.
  • the hardly soluble resin is not particularly limited as long as it can maintain the shape of the roughened surface when the roughened surface is formed on the interlayer resin insulating layer using an acid or an oxidizing agent. Resins, thermoplastic resins, and composites thereof. Also, photosensitive resins obtained by imparting photosensitivity to these resins may be used. By using a photosensitive resin, an opening for a via hole can be formed in an interlayer resin insulating layer by using exposure and development processes.
  • those containing a »-functional resin are preferred. Thereby, the shape of the roughened surface can be maintained even by the plating solution or various heat treatments.
  • an epoxy resin having two or more epoxy groups in one molecule is more desirable.
  • it is also excellent in heat resistance and the like, so that stress concentration does not occur in the metal layer even under heat cycle conditions, and the metal layer peels off. Because it is hard to get up.
  • Examples of the other components include an inorganic compound or a filler such as a resin that does not affect the formation of the rough surface.
  • examples of the inorganic compound include silicic acid, alumina, and dolomite.
  • examples of the resin include polyimide resin, polyacrylic resin, polyamideimide resin, polyphenylene resin, melanin resin, and olefin resin. And the like. By including these fillers, the performance of the printed wiring board can be improved by matching the thermal expansion coefficient, improving heat resistance and chemical resistance, and the like.
  • a printed wiring board 110 according to a first modification of the first embodiment of the present invention will be described with reference to FIG.
  • the first modified example of the first embodiment is almost the same as the first embodiment, but is configured as a PGA system in which connection is established via conductive connection pins 96 as shown in FIG. .
  • a through hole 37a for accommodating a chip capacitor is formed in a laminate 31a formed by laminating four prepregs 33 impregnated with epoxy resin.
  • a laminate 31b is prepared by laminating two prepregs 33 (see FIG. 9 (A)).
  • the prepreg 33 a material containing a reinforcing material such as BT, phenol resin, or glass cloth in addition to epoxy can be used.
  • the through hole 37a for accommodating the chip capacitor By widening the through hole 37a for accommodating the chip capacitor, In the process, the plurality of chip capacitors 20 can be reliably accommodated in the recess 37.
  • the IC chip 90 is placed so that the solder pad 92 of the IC chip 90 corresponds to the solder bump 76 U on the opening 71 U side of the printed wiring board 110, and the IC chip 90 is formed by performing a riff opening. Install (see Fig. 15).
  • through holes 37a for accommodating chip capacitors are formed in a laminated plate 31a obtained by laminating and curing four prepregs 33 impregnated with epoxy resin.
  • a sheet 31c composed of an uncured prepreg 33 and a plate 3lb formed by curing the prepreg 33 are prepared (see FIG. 16 (A)).
  • the humidity was kept at 100% by applying steam.
  • the sample was left for 100 hours at a relative humidity of 100%, an applied voltage of 1.3 V, and a temperature of 121.
  • the test was repeated for 1 minute at 30 minutes at 125 and 30 minutes at 55.
  • FIG. 29 shows a cross section of the printed wiring board 210.
  • FIG. 30 shows an IC chip 290 mounted on the printed wiring board 210 shown in FIG. Shows the state attached to 294 side.
  • the power supply pad 292 P2 of the IC chip 290 is connected to the bump 276 one via hole 370 through the conductor circuit 258 through via hole 260 through the second electrode 2 2 of the chip capacitor 220. Connected to 2.
  • the power supply pad 295 P 2 of the daughter pad 294 is connected to the bump 276 ⁇ ⁇ via hole 366 ⁇ ⁇ ⁇ through hole 246 ⁇ conductor circuit 258 ⁇ ⁇ via hole 266 via the chip capacitor. It is connected to 220 second electrode 222.
  • the chip capacitor 220 is disposed immediately below the IC chip 290, the distance between the IC chip and the capacitor is shortened, and power is instantaneously transferred to the IC chip. It becomes possible to supply. That is, the loop length for determining the loop inductance can be reduced.
  • a through hole 246 is provided between the chip capacitor 220 and the chip capacitor 220 so that the signal line does not pass through the chip capacitor 220. For this reason, It is possible to prevent reflection due to impedance discontinuity due to high dielectric substance that occurs when passing through a capacitor, and propagation delay due to passing through high dielectric substance.
  • a roughened layer 23 ⁇ is provided on the surface of a dielectric 23 made of ceramic of a chip capacitor 220. Therefore, the adhesion between the chip capacitor 220 made of ceramic and the connection layer 240 made of resin is high, and a peeling force of the connection layer 240 occurs at the interface even when the heat cycle test is performed.
  • the roughening layer 23 ⁇ can be formed by polishing the surface of the chip capacitor 220 after firing, or by performing a roughening treatment before firing.
  • the surface of the capacitor is subjected to a roughening treatment to improve the adhesiveness with the resin.
  • the surface of the capacitor may be subjected to a silane coupling treatment.
  • a resin layer 236 is interposed between the side surface of the cavity 2 32 of the core substrate 230 and the chip capacitor 2 ′ 20.
  • the coefficient of thermal expansion of the resin layer 236 is set to be smaller than that of the core substrate 230 and the connection layer 240, that is, close to that of the chip capacitor 220 made of ceramic. For this reason, in the heat cycle test, even if an internal stress is generated due to a difference in coefficient of thermal expansion between the core substrate and the connection layer 240 and the chip capacitor 220, the core substrate 230 and the connection layer 240 High reliability in which cracks, peeling and the like hardly occur can be achieved. In addition, migration can be prevented.
  • a connection layer which is a resin layer forming a core substrate is formed, and a circuit pattern made of a metal layer is formed on one surface thereof.
  • resin with a metal film 257 laminated on one side -51-Prepare the film 240a (Fig. 23 (A)).
  • a whiptable resin such as epoxy, BT, polyimide, or olefin, or a mixture of a curable resin and a thermoplastic resin can be used as in the first embodiment.
  • a film that does not include a core so that the through holes can be easily formed is desirable.
  • a predetermined circuit pattern 257 is formed by pattern etching of the metal film 257.
  • the conductive adhesive 2 3 4 is made of solder (S ⁇ / Pb, SnZSb, Sn / Ag, Sn / Ag / Cu), conductive paste, or metal on resin. Those having both conductivity and adhesiveness, such as those impregnated with particles, can be used. It is better to fill the voids generated by the conductive adhesive and the capacitor with resin.
  • the cavities 2 32 are formed by Zardari.
  • a laminated plate having a cavity can be formed by joining a pre-predder having a through-hole and a pre-predder having no through-hole other than zags, or by injection molding.
  • As the encasing layer lamination plate 2332a a lamination plate obtained by laminating a prepreg in which a core material such as glass cloth is impregnated with an epoxy resin can be used.
  • a core material such as glass cloth is impregnated with an epoxy resin
  • those generally used in printed wiring boards, such as those containing reinforcing materials such as BT, phenolic resin or glass cloth may be used.
  • a resin substrate having no core material such as a glass cloth can also be used.
  • the core substrate it was not possible to use a ceramic or AIN substrate as the core substrate. This is because the substrate has poor external formability, and may not be able to accommodate a capacitor, and even if filled with a resin, a void is generated. Since the melting point of the resin substrate is 300 or less, if a temperature exceeding 350 is applied, the resin substrate is melted, softened or carbonized.
  • the encasing layer 230 a accommodating the capacitor 220 and the connecting layer 240 are bonded together by applying pressure to both sides to form the core substrate 230, so that the surface is flattened. You. This allows the inter-layer resin insulation layer 250 and the conductor circuit 358 to be laminated in a later-described step so as to have high reliability.
  • a core board 230 including a housing layer 230a for housing the chip capacitor 220 and a connection layer 240 is formed (FIG. 25 ( A)). It is preferable to fill the cavity 232 of the core substrate with a resin layer 236 having a smaller coefficient of thermal expansion than that of the core substrate to enhance airtightness.
  • the resin film 240a is laminated without using a metal layer, but a resin film (RCC) having a metal layer disposed on one side may be used. That is, a double-sided plate, a single-sided plate, a resin plate having no metal film, and a resin film can be used.
  • a circuit pattern 2 57 ⁇ connected to the conductive adhesive 2 34 is provided between the connection layer 240 forming the core substrate 230 and the accommodation layer 230 a. Is provided, it is possible to reliably connect to the capacitor 220 via the circuit pattern 257. In addition, by arranging the circuit pattern 257 made of a metal layer between the connection layer 240 and the housing layer 230a, it is possible to prevent the core substrate 230 from warping.
  • a non-through hole 248 to be a via hole is formed in the connection layer 240 on the upper surface side by a C02 laser, a YAG laser, an excimer laser, or a UV laser.
  • smears in the via holes are removed by gas plasma treatment with oxygen or nitrogen, dry treatment such as corona treatment, or treatment by immersion with an oxidizing agent such as permanganic acid. Is also good.
  • a through hole 2446a for through-hole is drilled or drilled into the core substrate 230 composed of the connection layer 240, the accommodation layer 230a and the connection layer 240 by a drill or a laser. Drill at ⁇ 500 m (Fig. 25 (C)).
  • a roughened layer is provided on the surface of the conductor layer of the conductor circuit 258, the via hole 260, and the through hole 246.
  • Oxidation (blackening)-reduction treatment consisting of Cu-Ni-P
  • the roughening layer is applied by an electroless plating film such as gold or an etching treatment using an etching solution containing a cupric complex and an organic acid salt.
  • a roughened layer is formed here, it is also possible to directly fill a resin and attach a resin film as described later without forming a roughened layer.
  • the shelf layer 26 2 is filled in the through hole 24 6.
  • a resin layer either a resin having no conductivity such as an epoxy resin or the like as a main component and a conductive resin containing a metal paste such as copper may be used.
  • a thermosetting epoxy resin such as silica, which is included to match the coefficient of thermal expansion, is filled as a resin filler.
  • a resin film 250 is attached (FIG. 27 (A)). It is also possible to apply a resin instead of attaching a resin film.
  • a via hole 348 having an opening diameter of 20 to 250 m is formed in the insulating layer 250 using a laser or a laser (FIG. 27).
  • a catalyst is applied to the core substrate and immersed in the electroless plating to deposit an electroless plating film with a uniform thickness of 0.9 m on the surface of the inter-layer resin recording layer.
  • a predetermined pattern is formed with a resist 354 (FIG. 27 (C)).
  • the openings 2771U and 27ID of the solder resist layer 270 are filled with a solder paste (not shown). After that, the solder filled in the openings 271U and 27ID is reflowed with 200 to form solder bumps (solder bodies) 276 (see Fig. 29).
  • a metal layer such as Ni, Au, Ag, or Pd may be attached to the opening 271 and formed by sputtering.
  • the metal pattern on the upper surface is subjected to pattern etching to form a circuit pattern 257 ⁇ . Further, a non-through hole 248 is formed by laser to form a via hole 260 by using the opening 257a of the circuit pattern 257 ⁇ as a conformal mask.
  • the printed wiring board is provided with a chip capacitor 420 and a chip capacitor 520 for power supply.
  • the effect of this chip capacitor is the same as that of the fourth modification of the first embodiment. -56-Therefore, description is omitted.
  • the built-in chip capacitor can reduce the inductance, even if the capacitor is used alone or connected in parallel to increase the capacity as described above.
  • the buildup layer is composed of one interlayer resin insulation layer 450, but the buildup layer can be composed of a plurality of interlayer resin insulation layers.
  • the power supply pad 492 P1 of the IC chip 49 0 is connected to the bump 4 76 6-via hole 5 6 0-conductor circuit 4 58-via electrode 4 6 0 via the first electrode 4 2 of the chip capacitor 4 2 0. Connected to one.
  • the power supply pad 495 P1 of the daughter port 4 94 is connected to the bump 4 7 6—via hole 5 6 0—through hole 4 4 6—conductor circuit 4 5 8—via hole 4 6 0 through the chip capacitor 4 2 0 is connected to the first electrode 4 2 1.
  • a resin film (connecting layer) 44a is laminated on both sides of the housing layer composed of 4332b (Fig. 34 (C)). Then, press from both sides to flatten the surface. Thereafter, the core substrate 430 including the housing layer 4300a for housing the chip capacitor 4200 and the connection layer 4440 is formed by heating and hardening with the force B (FIG. 34D). ). In the present embodiment, the encasing layer 4300a accommodating the capacitor 4200 and the connection layer 4440 are bonded together by applying pressure to both surfaces to form the core substrate 4300. You. This allows the interlayer resin insulation layer 4 to have high reliability in the process described later.
  • a through hole 4446 is formed in 46a (Fig. 36 (C)). Subsequent steps are the same as steps (10) to (15) of the second embodiment, and a description thereof will not be repeated.
  • — 64 The mounting of the IC chip on the printed wiring board and the mounting on the dough board are the same as those in the first embodiment, and therefore the description is omitted.
  • a printed wiring board according to a first modification of the third embodiment of the present invention will be described with reference to FIG.
  • the printed wiring board of the first modification is almost the same as the third embodiment described above.
  • conductive pins 496 are provided, and are formed so as to be connected to the dough board via the conductive pins 496.
  • the power supply pad 692 P1 of the IC chip 69 0 is connected to the bump 6 76 6-via hole 7 6 0-conductor circuit 6 5 8-the first electrode 6 2 of the chip capacitor 6 2 0 via the via hole 6 60. Connected to one.
  • the power supply pad 695 P1 of the dough board 694 is connected to the bump 676 6-via hole 760-conductor circuit 658-viahole 660 via the chip capacitor 620. It is connected to the first electrode 62 1.
  • a large-sized chip capacitor 20 is used, so that a large-capacity chip capacitor can be used. Further, since the large-sized chip capacitor 20 is used, the printed wiring board does not warp even if the heat cycle is repeated.
  • the electrical characteristics due to the inductance do not decrease.
  • the printed wiring board 8 10 is composed of a chip capacitor 8 20 A core substrate 830 accommodating the chip capacitor 820, and an interlayer resin insulation layer 850 constituting the build-up layers 880A and 880B.
  • the core substrate 830 includes a housing layer 830a for housing the capacitor 820 and a connection layer 8400.
  • a via hole 860 and a conductor circuit 858 are formed in the connection layer 840, and a via hole 960 and a conductor circuit 958 are formed in the interlayer resin layer 850.
  • the build-up layer is composed of one interlayer resin feM layer 850, but the build-up layer can be composed of a plurality of interlayer resin insulation layers.
  • the chip capacitor 820 is composed of a first electrode 821, a second electrode 822, and a dielectric 823 sandwiched between the first and second electrodes.
  • the dielectric 823 includes a first conductive film 824 connected to the first electrode 821 side and a second conductive film 825 connected to the second electrode 822 side. And a plurality of force members are arranged facing each other.
  • the first electrode 8221 and the second electrode 8222 are covered with a coating layer 828 of solder or the like on a metal layer 826 made of copper metallized.
  • the connection is established by a via hole 860 formed by plating on the first electrode 8221 and the second electrode 8222.
  • Bumps 876 for connecting to 895 S2, 895P1, 895P2 are provided.
  • the core substrate 830 has through-holes 846 formed therein.
  • the power supply pad 892 P1 of the IC chip 890 is connected to the bump 8876-via hole 960-conductive circuit 885 8 _ the first electrode 82 of the chip capacitor 820 via the viahole 860. Connected to one.
  • the power supply pad 892 P2 of the IC chip 890 is a bump 876-via hole
  • an adhesive 836 is interposed between the lower surface of the through hole 837 of the core substrate 830 and the chip capacitor 820 as shown in FIG.
  • a resin filler 836a is filled between the side surface of 37 and the chip capacitor 820.
  • the coefficient of thermal expansion of the adhesive 836 and the resin filler 836a is smaller than that of the core substrate 830 and the connection layer 840, that is, close to that of the ceramic chip capacitor 8200. It is set as follows. For this reason, in the heat cycle test, even if internal stress is generated due to a difference in the coefficient of thermal expansion between the core substrate and the connection layer 840 and the chip capacitor 820, the core substrate and the connection layer 840 are cracked. , Peeling, etc. hardly occur and high reliability can be achieved. In addition, migration can be prevented.
  • the manufacturing process of the printed wiring board according to the fifth embodiment will be described with reference to FIGS. 60 to 63.
  • the above is described with reference to FIG. 66 (B) in the through hole 8337.
  • the chip capacitor 8200 from which the coating 828 on the upper surfaces of the first and second electrodes 821 and 8222 is peeled off is accommodated (FIG. 60 (B)).
  • the melting point of the resin and the resin layer between the eyebrows used in the present application is 300 or less. If a temperature of more than 85- is applied, melting, softening or carbonization will occur.
  • the side surface of the through hole 837 of the core substrate is filled with a resin filler 836a to improve airtightness.
  • the resin film 840a is laminated without using a metal layer, but a resin film (RCC) having a metal layer disposed on one side may be used. That is, a double-sided plate, a single-sided plate, a resin plate having no metal film, and a resin film can be used.
  • a rough layer can also be formed on the surface of the electroless copper plating film 852.
  • connection layer 8400 is removed.
  • a via hole 860 is formed in the non-through hole 8 4 8
  • a conductor circuit 8 5 8 is formed on the surface of the connection layer 8 40
  • a through hole 8 4 6 is formed in the through hole 8 4 6 a of the core substrate 8 3 0. (Fig. 62 (C)).
  • Subsequent steps are the same as steps (10) to (15) of the second embodiment, and thus description thereof is omitted.
  • FIG. 67 a printed wiring board according to a second modification will be described with reference to FIGS. 67 and 68.
  • the first and second electrodes 821 and 822 covered with the copper plating film 829 are electrically connected to the via holes 8600 made of copper plating. It is.
  • the electrodes 8 2 1 and 8 2 2 of the chip capacitor are made of metallized and have irregularities on the surface. For this reason, in the step of forming the non-through hole 848 in the connection layer 840 shown in FIG. 61 (B) of the fifth embodiment, resin may remain on the unevenness. In this case, a connection failure between the first and second electrodes 82 1 and 82 2 and the via hole 860 may occur due to the one resin residue.
  • the surfaces of the first and second electrodes 821 and 8222 are smoothed by the copper plating film 829, and the surface of the first and second electrodes 821 and 822 is not covered by the connection layer 840.
  • the through hole 848 is formed, no resin remains, and the connection reliability with the electrodes 821 and 822 when the via hole 860 is formed can be improved.
  • the electrodes 821, 822 and the via holes 8600 were connected to each other. The connection is high, and even when the heat cycle test is performed, there is no disconnection between the electrodes 821, 822 and the via holes 860.
  • the covering layer 828 was removed and the copper plating film 829 was provided at the stage of accommodation in the printed wiring board, but the metal layer 8 was formed at the stage of manufacturing the chip capacitor 820.
  • the copper plating film 8 29 directly on 26. That is, in the second modified example, after the laser is provided with an opening to the copper-plated film 829 of the electrode, desmear treatment or the like is performed to form a no-hole by copper plating. Therefore, even if an oxide film is formed on the surface of the copper plating film 829, the oxide film can be removed by the laser and desmear treatments, so that proper connection can be established.
  • the chip capacitor 20 having the electrode formed inside the outer edge since the chip capacitor 20 having the electrode formed inside the outer edge is used, a large-capacity chip capacitor can be used.
  • the surface of the chip capacitor is roughened.
  • FIG. FIG. 89—FIG. 70 shows a cross section of a printed wiring board 8100 of the fourth modification
  • FIG. 68 shows a chip capacitor accommodated in the core substrate 830 of the printed wiring board 810.
  • 20 shows a plan view.
  • a plurality of small-capacity chip capacitors are accommodated in the core substrate.
  • a large-capacity large-format chip capacitor 20 having electrodes formed in a matrix is used as the core substrate. Housed at 830.
  • the chip capacitor 20 includes a first electrode 21, a second electrode 22, a dielectric 23, a first conductive film 24 connected to the first electrode 21, and a second electrode 22.
  • the second conductive film 25 is connected to the first conductive film 24 and the connection electrodes 27 on the upper and lower surfaces of the chip capacitor that are not connected to the first conductive film 24 and the second conductive film 25.
  • the IC chip side and the dowel port side are connected via the electrode 27.
  • a large-sized chip capacitor 20 is used, so that a large-capacity chip capacitor can be used. Further, since the large-sized chip capacitor 20 is used, the printed wiring board 810 does not warp even if the heat cycle is repeated. Note that, in the fourth modification as well, the surface of the chip capacitor has a roughening treatment power of 3 ⁇ 4S.
  • FIG. 2 shows a cross section of the printed wiring board.
  • one chip capacitor 820 was accommodated in the recess 832 of the core substrate 830.
  • a plurality of chip capacitors 820 are accommodated in the recess 832.
  • the chip capacitor can be built in at a high density.
  • the surface of the chip capacitor is roughened.
  • the chip capacitor is built in the printed wiring board, but a plate-like capacitor formed by providing a conductive film on a ceramic plate may be used instead of the chip capacitor.
  • the surface of the capacitor is subjected to a roughening treatment to improve the adhesiveness with the resin, but instead, the surface of the capacitor may be subjected to a silane coupling treatment.
  • the electrical characteristics due to the inductance do not decrease.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Description

PCT RECD 22 DEC 2000 国際調査報告 WIPO PCT
(法 8条、 法施行規則第 40 41条)
〔PCT18条、 PC T規則 43 44〕
Figure imgf000003_0001
国際調査機関が作成したこの国際調査報告を法施行規則第 41条 (PCT18条) の規定に従い出願人に送付する。
この写しは国際事務局にも送付される。
この国際調査報告は、 全部で 4 ページである。
□ この調査報告に引用された先行技術文献の写しも添付されている。
1 国1 ^調査報 の基礎
a. 言語は、 下記に示す場合を除くほ力 この国際出顔がされたものに基づき国際調査を行った。
□ この国際調査機関に提出された国際出願の翻訳文に基づき国際調査を行つた。
b. この国際出願は、 ヌクレオチド又はアミノ酸配列を含んでおり、 次の配列表に基づき国際調査を行った。
□ この国際出願に含まれる書面による配列表
□ この国際出願と共に提出されたフレキシブルディスクによる配列表
口出願後に、 この国際調査機関に提出された書面による配列表
口出願後に、 この国際調査機関に提出されたフレキシブルディスクによる配列表
□出願後に提出した書面による配列表が出願時における国際出願の開示の範囲を超える事項を含まない旨の陳述 書の提出があった。
□書面による配列表に記載した配列とフレキシブルディスクによる配列表に記録した配列が同一である旨の陳述 書の提出があった。
2. □ 請求の範囲の一部の調査ができない (第 I欄参照) 。
3. @ 発明の単一性が欠如している (第 Π欄参照) 。
4. 発明の名称は □ 出願人が提出したものを承認する。
Ξ 次に示すように国際調査機関が作成した。
プリント配線板及びその製造方法並びにプリント配線板の内蔵用のコンデ
ンサ
5. 要約は Ξ 出願人が提出したものを承認する。
□ 第 ΙΠ欄に示されているように、 法施行規則第 47条 (PCT¾¾38.2(b)) の規定により 国際調査機関が作成した。 出願人は、 この国際調査報告の発送の [3から 1力月以内にこ の国際調査機関に意見を提出することができる。
6. 要約書とともに公表される図は、
第 _1 図とする。 出願人が示したとおりである。 □ なし
□ 出願人は図を示さなかった。
Π 本図は発明の特徴を一層よく表している。
様式 PCT/I SA 210 (第 1ページ) (1998年 7月) 明 細 書 プリント配線板及びプリント配線板の製造方法 技術分野
この発明は、 I Cチップなどの電子部品を載置するプリント配線板に関し、 特 にコンデンサを内蔵するプリント配線板及びその製造方法に関するものである。 背景技術
通常、 コンピュータ内部においては、 電源と I Cチップ間の配線距離が長く、 この配線部分のループインダクタンスは非常に大きいものとなっている。 このた め、 高速動作時の I C駆動電圧の変動も大きくなり、 I Cの誤動作の原因となり 得る。 また、 電源電圧を安定化させることも困難である。 このため、 電源供給の 補助として、 コンデンサをプリント配線板の表面に実装している。
即ち、 電圧変動となるループインダク夕ンスは、 図 7 2 (A) に示す電源から プリント配線板 3 0 0内の電源線を介して I Cチップ 2 7 0の電源端子 2 7 2 P までの配線長、 及び、 I Cチップ 2 7 0のアース端子 2 7 2 Eから電源からプリ ント配線板 3 0 0内のアース線を介して電源までの配線長に依存する。 また、 逆 方向の電流が流れる配線同志、 例えば、 電源線とアース線との間隔を狭くするこ とでループインダク夕ンスを低減できる。
このため、 図 7 2 (B) に示すように、 プリント配線板 3 0 0にチップコンデ ンサ 2 9 8を表面実装することで、 I Cチップ 2 7 0と電源供給源となるチップ コンデンサ 2 9 2とを結んでいるプリント配線板 3 0 0内の電源線とアース線と の配線長を短くするとともに、 配線間隔を狭くすることで、 ループインダクタン スを低減することが行われていた。
しかしながら、 I C駆動電圧変動の原因となる電圧降下の大きさは周波数に依 存する。 このため、 I Cチップの駆動周波数の増加に伴い、 図 7 2 (B) を参照 して上述したようにチップコンデンサを表面に実装させてもなおループインダク 夕ンスを低減できず、 I C駆動電圧の変動を十分に抑えることが難しくなつた。 このため、 本発明者は、 プリント配線板内にチップコンデンサを収容するとの 着想を持った。 コンデンサを基板に埋め込む技術としては、 特開平 6— 3 2 6 4 7 2号、 特開平 7— 2 6 3 6 1 9号、 特開平 1 0— 2 5 6 4 2 9号、 特開平 1 1 - 4 5 9 5 5号、 特開平 1 1— 1 2 6 9 7 8号、 特開平 1 1— 3 1 2 8 6 8号等 がある。
特開平 6— 3 2 6 4 7 2号には、 ガラスエポキシからなる樹脂基板に、 コンデ ンサを埋め込む技術が開示されている。 この構成により、 電源ノイズを低減し、 かつ、 チップコンデンサを実装するスペースが不要になり、 絶縁性基板を小型化 できる。 また、 特開平 7— 2 6 3 6 1 9号には、 セラミック、 アルミナなどの基 板にコンデンサを埋め込む技術が開示されている。 この構成により、 電源層及び 接地層の間に接続することで、 配線長を短くし、 配線のインダク夕ンスを低減し ている。
しかしながら、 上述した技術は、 I Cチップからコンデンサの距離をあまり短 くできず、 I Cチップの更なる高周波数領域においては、 現在必要とされるよう にインダク夕ンスを低減することができなかった。 特に、 樹脂製の多層ビルドア ッフ ¾線板においては、 セラミックから成るコンデンサと、 樹脂からなるコア基 板及び層間樹脂絶縁層の熱膨張率の違いから、 チップコンデンザの端子とバイァ ホールとの間に断線、 チップコンデンサと層間樹脂絶縁層との間で剥離、 層間樹 脂絶縁層にクラックが発生し、 長期に渡り高い信頼性を達成することができなか つた。
本発明は上述した課題を解決するためなされたものであり、 その目的とすると ころは、 ループインダク夕ンスを低減できると共に高い信頼性を有するプリント 配線板、 及びその製造方法を提供することにある。
発明の開示
上記目的を達成するため、 請求項 1の発明では、 コア基板に樹脂絶縁層と導体 回路を積層してなるプリント配線板であって、
前記コア基板内に、 凹部を形成し、 前記凹部の中に複数個のコンデンサを収容 一 3— させたことを技術的特徴とする。
請求項 1では、 コア基板に広く凹部を形成し、 複数個のコンデンサを凹部に収 容する。 そのため、 確実に複数個のコンデンサを、 コア基板内へ配設することが 可能となる。 凹部内に密集させてコンデンサを配置できるため、 コンデンサの実 装密度を高めることができる。 また、 凹部内に複数個のコンデンサを載置するた め、 複数個のコンデンサの高さが揃うので、 コア基板上に形成する樹脂層を均一 の厚みにでき、 バイァホールの形成が安定する。 また、 凹部が広く形成されてい るため、 コンデンサの位置決めが正確にできる。 よって、 コア基板の上に層間樹 脂糸禄層および導体回路を適切に形成することができるので、 プリン卜配線板の 不良品発生率を低下させることができる。
凹部内には、 樹脂を充填させることが ましい。 コンデンサ、 コア基板間の空 隙をなくすことによって、 内蔵されたコンデンサが、 挙動することが小さくなる し、 コンデンサを起点とする応力が発生したとしても、 該充填された樹脂により 緩和することができる。 また、 該樹脂には、 コンデンサとコア基板との接着やマ ィグレーシヨンの低下させるという効果も有する。
請求項 2の発明では、 凹部内のコンデンサ間に、 樹脂を充填するため、 コンデ ンサを凹部内で位置決めして固定することが可能となる。 樹脂の熱膨張率を、 コ ァ基板よりも小さく、 即ち、 セラミックからなるコンデンサに近いように設定し てある。 このため、 ヒートサイクル試験において、 コア基板とコンデンサとの間 に熱膨張率差から内応力が発生しても、コァ基板にクラック、剥離等が生じ難く、 高い信頼性を達成できる。 また、 マイグレーションを発生しなくなるため、 コン デンサとの接続が安定する。
請求項 3の発明では、 コンデンサ間の樹脂層にスルーホールを形成するため、 コンデンサを信号線が通過しないので、 高誘電体によるィンピーダンス不連続に よる反射及び高誘電体通過による伝搬遅延が発生しない。
また、 スルーホールによって表裏の電気的接続を取ることができ、 コンデンサ の下部にも、 ビルドアップ層を介して配線を配設することができ、 コンデンサの ピンや B G Aを配設させることができる。
請求項 4では、 金属膜を形成したチップコンデンサの電極へめっきによりなる 一 4一 バイァホールで電気的接続を取ってある。 ここで、 チップコンデンサの電極は、 メタライズからなり表面に凹凸があるが、 金属膜により表面力平滑になり、 バイ ァホールを形成するため、 電極上に被覆された樹脂に通孔を形成した際に、 樹脂 残さが残らず、バイァホールと電極との接続信頼性を高めることができる。更に、 めっきの形成された電極に、 めっきによりバイァホールを形成するため、 電極と ノ ィァホールとの接続性が高く、 ヒートサイクル試験を実施しても、 電極とバイ ァホール間の断線が生じることがない。
コンデンサの電極の金属膜には、 銅、 ニッケル、 貴金属のいずれかの金属が己 設されているもの力望ましい。 内蔵したコンデンサにスズゃ亜鉛などの層は、 バ ィァホールとの接続部におけるマイグレーションを誘発しやすいからである。 チップコンデンサの表面は粗化処理が施してもよい。 'このため、 セラミックか ら成るチップコンデンサと樹脂からなる接着層、 層間樹脂 椽層との密着性が高 く、 ヒートサイクル試験を実施しても界面での接着層、 層間樹脂騰層の剥離が 発生することがない。
請求項 6では、 チップコンデンサの電極の被覆層から、 少なくとも一部が露出 してプリント配線板に収容し、 被覆層から露出した電極に電気的接続を取ってあ る。このとき、被覆層から露出した金属は、主成分が C uであることが ましい。 接続抵抗を低減することができるからである。
請求項 7では、 外縁の内側に電極の形成されたチップ:ンデンサを用いるため、 ノ ィァホールを経て導通を取っても外部電極が大きく取れ、 ァライメントの許容 範囲が広がるために、 接続不良がなくなる。
請求項 8では、 マトリクス状に電極が形成されたコンデンサを用いるので、 大 判のチップコンデンサをコア基板に収容することが容易になる。 そのため、 静電 容量を大きくできるので、 電気的な問題を解決することができる。 さらに、 種々 の熱履歴などを経てもプリント配線板に反りが発生し難くなる。
なお、 コンデンサに多数個取り用のチップコンデンサを複数連結させてもよい。 それによつて、 静電容量を適宜調整することができ、 適切に I Cチップを動作さ せることができる。 - 5 - 請求項 9では、 基板内に収容したコンデンサに加えて表面にコンデンサを配設 してある。 プリント配線板内にコンデンサが収容してあるために、 I Cチップと コンデンサとの距離が短くなり、 リレーブインダクタンスを低減し、 瞬時に電源を 供給することができ、 一方、 プリント配線板の表面にもコンデンサが B設してあ るので、 大容量のコンデンサを取り付けることができ、 I Cチップに大電力を容 易に供給することが可能となる。
請求項 1 0の発明では、 少なくとも以下 (a) 〜 (c ) の工程を備えることを 技術的特徴とするプリント配線板の製造方法にある:
( a) コア基板に、 凹部を形成する工程;
( b) 前記凹部の中に複数個のコンデンサを載置する工程;
( c ) 前記コンデンサ間に、 樹脂を充填する工程。
請求項 1 0では、 コア基板に広く凹部を形成するため、 複数個のコンデンサを 確実に、 コア基板内へ配設することが可能となる。 さらに、 凹部内に複数個のコ ンデンサを載置するため、 複数個のコンデンサの高さが揃うので、 コア基板を平 滑にすることができる。 また、 凹部が広く形成されているため, コンデンサの位 置決めが正確にできる。 よって、 コア基板の平滑性が損なわれず、 コア基板の上 に層間樹脂絶縁層および導体回路を適切に形成することができるので、 プリント 配線板の不良品発生率を低下させることができる。 また、 コンデンサ間に樹脂を 充填するため、 コンデンサを凹部内で位置決めして固定することが可能となる。 請求項 1 1の発明では、 凹部内の複数個のコンデンサの上面に圧力を加える、 もしくは叩くことによりコンデンサの上面の高さを揃えている。 それにより、 凹 部内にコンデンサを配設した際に、 複数個のコンデンサの大きさに、 ばらつきが あっても高さを揃えることができ、コア基板を平滑にすることができる。よって、 コァ基板の平滑性が損なわれず、 上層の層間樹脂絶縁層および導体回路を適切に 形成することができるので、 プリント配線板の不良品発生率を低下させることが できる。
請求項 1 2の発明では、コンデンサ間の樹脂層にスルーホールを形成するため、 コンデンサを信号線が通過しないので、 高誘電体によるィンピーダンス不連続に よる反射及び高誘電体通過による伝搬遅延が発生しない。 また、 スルーホールに - 6 - よって表裏の電気的接続を取ることができ、 コンデンサの下部にも、 ビルドアッ プ層を介して配線を配設することができ、 コンデンサのピンや B GAを配設させ ることができる。
請求項 1 3の発明では、 少なくとも以下 (a) 〜 (d) の工程を備えることを 技術的特徴とするプリント配線板の製造方法にある:
( a ) 心材となる樹脂を含有させてなる樹脂材料に通孔を形成する工程;
( b) 前記通孔を形成した樹脂材料に、 樹脂材料を貼り付けて、 凹部き有するコ ァ基板を形成する工程;
( c ) 前記コア基板に複数個のコンデンサを載置する工程;
( d ) 前記コンデンサ間の凹部に樹脂を充填する工程。
請求項 1 3では、 コア基板に広く凹部を形成するため、 複数個のコンデンサを 確実にコア基板内へ配設することが可能となる。 さらに、 凹部内に複数個のコン デンサを載置するため、 複数個のコンデンサの高さが揃うので、 コア基板を平滑 にすることができる。 また、 凹部が広く形成されているため、 コンデンサの位置 決めが正確にできる。 よって、 コア基板の上に層間樹脂纖層および導体回路を 適切に形成することができるので、 プリン卜配線板の不良品発生率を低下させる ことができる。 また、 コンデンサ間に樹脂を充填するため、 コンデンサを凹部内 で位置決めして固定することが可能となる。
請求項 1 4の発明では、 凹部内の複数個のコンデンサの上面を上から押す、 も しくは叩くことによりコンデンサの上面の高さを揃えている。 それにより、 凹部 内にコンデンサを配設した際に、 複数個のコンデンサの大きさに、 ばらつきがあ つても高さを揃えることができる。 よって、 平滑性が損なわれず、 コア基板の上 に層間翩旨絶縁層および導体回路を適切に形成することができるので、 プリント 配線板の不良品発生率を低下させることができる。
請求項 1 5の発明では、コンデンサ間の 1·射脂層にスルーホールを形成するため、 コンデンサを信号線が通過しないので、 高誘電体によるインピーダンス不連続に よる反射及び高誘電体通過による伝搬遅延が発生しない。 また、 スルーホールに よって表裏の電気的接続を取ることができ、 コンデンサの下部にも、 ビルドアッ プ層を介して配線を配設することができ、 コンデンサのピンや B G Aを配役させ ることができる。
上述した課題を解決するため、 請求項 1 6では、 コア基板に樹脂 縁層と導体 回路とを積層してなるプリント配線板であって、
前記コア基板は、 少なくとも 1層以上である絶縁樹脂層で形成された接続層と ザダリ部にコンデンサを収納した収容層とからなることを技術的特徴とする。 コア基板上に層間樹脂絶縁層を けて、 該層間樹脂絶縁層にバイァホールもし くはスルーホールを施して、 導電層である導体回路を形成するビルドアップ法に よって形成する回路を意味している。 それらには、 セミアディティブ法、 フルァ ディティブ法のいずれかを用いることができる。
請求項 1 6では、 プリント配線板内にコンデンサを配眞するため、 I Cチップ とコンデンサとの距離力短くなり、 ループィンダク夕ンスを低減することができ る。 また、 コア基板は、 少なくとも 1層以上の接続層と、 コンデンサを収容する 収容層からなり、 厚みの厚い収容層内にコンデンサを収容するため、 コア基板が 厚くならず、 コア基板上に層間樹脂 緣層と導体回路とを積層してもプリント配 線板を厚くすることがない。
凹部内には、 樹脂を充填させること力 ^ましい。 コンデンサ、 コア基板間の空 隙をなくすことによって、 内蔵されたコンデンサが、 挙動することが小さくなる し、 コンデンサを起点とする応力が発生したとしても、 該充填された樹脂により 緩和することができる。 また、 該樹脂には、 コンデンサとコア基板との接着やマ ィグレーシヨンの低下させるという効果も有する。
請求項 1 7では、 収容層は、 心材に樹脂を含浸させた樹脂基板からなるため、 コア基板に十分な強度を得ることができる。
請求項 1 8では、 接続層と収容層に収容されたコンデンサとは、 導電性接着剤. を介して接続される。 これにより、 コンデンサとの電気接繞とコンデンサと接続 層との密着性が確保される。導電性接着材には、半田(S n /P b、 S n /A g , S n/S b , S n /A g/C u) ,導電性べ一スト、 あるいは樹脂に金属粒子が含 浸されたもの等の導電性と接着性を兼ね備えるものを用いることができる。
導電接着剤とコンデンサとの空隙には、 樹脂を充填させるのが望ましい。 コン デンサを起因とする挙動を緩和し、 導電接着剤のマイグレーションを防止するこ - 8- とができるからである。
請求項 1 9では、 接続層と収容層の間に、 導電性接着剤と接続される回路が設 けられているため、 当該回路を介してコンデンサと確実に接続を取ることができ る。 また、 接続層と収容層の間に、 金属層からなる回路を配設することで、 コア 基板の反りを防ぐことができる。
請求項 2 0では、 プリント配線板の裏面側に接続される外部基板 (ドー夕ボー ド、 マザ一ボード) とコンデンサの端子とは、 接続層に設けられたバイァホール 及びコア基板に形成されたスルーホールを介して接続される。 即ち、 心材を備え 加工が困難な収容層に通孔を形成してコンデンサの端子と外部基板とを直接接続 しないため、 接続信頼性を高めることができる。
請求項 2 1では、 コンデンサ間に I Cチップと外部基板との接続用配線を配設 し、 コンデンサを信号線が通過しないため、 高誘電体によるインピーダンス不連 続による反射: 及び、 高誘電体通過による伝搬遅延が発生しない。 電源用のコン デンサを備えることで、 I Cチップに大電力を容易に供給することが可能となる。 また、 プリント配線板の信号伝搬のノイズを低減することができる。
また、 接続用配線を配設することにより、 コンデンサの下部にも、 配線を施す ことが可能となる。 そのために配線の自由度が増して、 高密度化、 小型化をする ことが出来る。
請求項 2 2では、 外縁の内側に電極の形成されたチップコンデンサを用いるた め、 バイァホールを経て導通を取っても外部電極が大きく取れ、 ァライメントの 許容範囲が広がるために、 接続不良がなくなる。
請求項 2 3では、 マトリクス状に電極が形成されたコンデンサを用いるので、 大判のチップコンデンサをコア基板に収容することが容易になる。 そのため、 静 電容量を大きくできるので、電気的な問題を解決することができる。さらに、種々 の熱履歴などを経てもプリント配線板に反りが発生し難くなる。
なお、 コンデンサに多数個取り用のチップコンデンサを複数連結させてもよい。 それによつて、 静電容量を適宜調整することができ、 適切に I Cチップを動作さ せることができる。 請求項 2 4では、 基板内に収容したコンデンサに加えて表面にコンデンサを配 設してある。 プリント配線板内にコンデンサが収容してあるために、 I Cチップ とコンデンサとの距離が短くなり、 ループインダクタンスを低減し、 瞬時に電源 を供給することができ、 一方、 プリント配線板の表面にもコンデンサが 設して あるので、 大容量のコンデンサを取り付けることができ、 I Cチップに大電力を 容易に供給することが可能となる。
請求項 2 5では、 表面のコンデンサの静電容量は、 内層のコンデンサの静電容 量以上であるため、 高周波領域における電源供給の不足がなく、 所望の I Cチッ プの動作が確保される。
請求項 2 6では、 表面のコンデンサのインダク夕ンスは、 内層のコンデンサの インダクタンス以上であるため、 高周波領域における電源供給の不足がなく、 所 望の I Cチップの動作が確保される。
チップコンデンサの表面に粗化処理が施すことができる。 これにより、 セラミ ックから成るチップコンデンサと棚旨からなる接着層、 層間樹脂繊層との密着 性が高く、 ヒートサイクル試験を実施しても界面での接着層、 層間樹脂絶縁層の 剥離が発生することがない。
請求項 2 7では、 チップコンデンサの周囲に銅が形成されていることにより、 内蔵したコンデンサには、 マイグレーションの発生することがなくなる。 また、 コンデンサを充填させる樹脂との剥離ゃクラックがなくなり、 収容性が向上され る。 そのため、 電気特性の低下もない。
請求項 2 8では、 コア基板のザダリ部とコンデンサとの間に、 樹脂を充填し、 樹脂の熱膨張率を、 コア基板よりも小さく、 即ち、 セラミックからなるコンデン サに近いように設定してある。 このため、 ヒートサイクル試験において、 コア基 板とコンデンサとの間に熱膨張率差から内応力が発生しても、 コア基板にクラッ ク、 剥離等が生じ難く、 高い信頼性を達成できる。 また、 マイグレーションの発 生を防止することも出来る。
請求項 2 9のプリント配線板の製造方法は、 少なくとも以下 (a ) ~ ( c ) の 工程を備えることを技術的特徴とする:
( a) 片面あるいは両面に回路パターンを形成した樹脂板に、 接着材料を介して - 10- 前記回路パターンにコンデンサを接続する工程
( b) 前記樹脂板に、 前記コンデンサを収容するキヤビティを形成した樹脂基板 を貼り付け、 コア基板を形成する工程
( c ) 前記樹脂板に前記コンデンザの電極へ至る開口を設けてバイァホールを形 成する工程。
請求項 2 9のプリント配線板の製造方法では、 コア基板内にチップコンデンサ を収容することが可能となり、 ループィンダク夕ンスを低減させたプリント配線 板を提供できる。
請求項 3 0のプリント配線板の製造方法では、 コンデンサを収容した樹脂基板 と樹脂板とを、 両面に圧力を加えて張り合わせコア基板を形成するため、 表面が 平坦化され、 高い信頼性を備える層間樹脂絶縁層及び導体回路を積層することが できる。
請求項 3 1のプリント配線板の製造方法では、 コンデンサ間に I Cチップと外 部基板とのスルーホールを配設し、 コンデンサを信号線が通過しないため、 高誘 電体によるインピーダンス不連続による反射、 及び、 高誘電体通過による伝搬遅 延が発生しない。 電源用のコンデンサを備えることで、 I Cチップに大電力を容 易に供給することが可能となる。
上述した課題を解決するため、 請求項 3 2では、 コア基板に樹脂繊層と導体 回路とを積層してなるプリント配線板であって、
前記コア基板は、少なくとも 1層以上である絶縁樹脂層で形成された接続層と、 コンデンサ収納し 2層以上の樹脂層からなる収容層と、 から構成されることを技 術的特徴とする。
コァ基板上に層間樹脂絶縁層を設けて、 該層間樹脂絶縁層にバイァホールもし くはスルーホールを施して、 導電層である導体回路を形成するビルドアップ法に よって形成する回路を意味している。 それらには、 セミアディティブ法、 フルァ ディティブ法のいずれかを用いることができる。
請求項 3 2では、 プリント配線板内にコンデンサを配置するため、 I Cチップ とコンデンサとの距離が短くなり、 ループィンダク夕ンスを低減することができ る。 また、 コア基板は、 少なくとも 1層以上の接続層と、 コンデンサを収容する - 11 - 収容層からなり、 厚みの厚い収容層内にコンデンサを収容するため、 コア基板が 厚くならず、 コア基板上に層間棚旨絶縁層と導体回路とを積層してもブリント配 線板を厚くすることがない。
空隙には、 樹脂を充填させることが望ましい。 コンデンサ、 コア基板間の空隙 をなくすことによって、内蔵されたコンデンサが、挙動することが小さくなるし、 コンデンサを起点とする応力が発生したとしても、 該充填された樹脂により緩和 することができる。 また、 該樹脂には、 コンデンサとコア基板との接着やマイグ レ一ションの低下させるという効果も有する。
請求項 3 3では、 コア基板に樹脂絶縁層と導体回路とを積層してなるプリント 配線板であって、
前記コア基板は、少なくとも 1層以上である絶縁樹脂層で形成された接続層と、 コンデンサ収納し 2層以上の樹脂層からなる収容層でから構成され、 両面にコン デンサと接続させるビアが形成されていることを技術的特徴とする。
請求項 3 3では、 プリント配線板内にコンデンサを配置するため、 I Cチップ とコンデンサとの距離が短くなり、 リレーブインダクタンスを低減することができ る。 また、 コア基板は、 少なくとも 1層以上の接続層と、 コンデンサを収容する 収容層からなり、 厚みの厚い収容層内にコンデンサを収容するため、 コア基板が 厚くならず、 コア基板上に層間樹脂絶縁層と導体回路とを積層してもプリント配 線板を厚くすることがない。 更に、 両面にコンデンサと接続させるビアが形成さ れているため、 コンデンサと I Cチップ及び外部基板への配線長が短くなる。 請求項 3 6では、 コンデンサ間に I Cチップと外部基板との接続用配線を配設 し、 コンデンサを信号線が通過しないため、 高誘電体によるィ'ンピ一ダンス不達 続による反射、 及び、 高誘電体通過による伝搬遅延が発生しない。 電源用のコン デンサを備えることで、 I Cチップに大電力を容易に供給すること力可能となる。 グランド用コンデンサを備えることで、 プリント配線板の信号伝搬のノイズを低 減することができる。
また、 接続用配線を配設することにより、 コンデンサの下部にも、 配線を施す ことが可能となる。 そのために配線の自由度が増して、 高密度化、 小型化をする ことが出来る。 - 12 -
請求項 3 7では、 外縁の内側に電極の形成されたチップコンデンサを用いるた め、 バイァホールを経て導通を取っても外部電極が大きく取れ、 ァライメントの 許容範囲が広がるために、 接続不良がなくなる。
請求項 3 8では、 マトリクス状に電極が形成されたコンデンサを用いるので、 大判のチップコンデンサをコア基板に収容することが容易になる。 そのため、 静 電容量を大きくできるので、電気的な問題を解決することができる。さらに、種々 の熱履歴などを経てもプリント配線板に反りが発生し難くなる。
なお、 コンデンサに多数個取り用のチップコンデンサを複数連結させてもよい。 それによつて、 静電容量を適宜調整することができ、 適切に I Cチップを動作さ せることができる。
請求項 3 9では、 基板内に収容したコンデンサに加えて表面にコンデンサを配 設してある。 プリント配線板内にコンデンサが収容してあるために、 I Cチップ とコンデンサとの距離が短くなり、 ループインダク夕ンスを低減し、 瞬時に電源 を供給することができ、 一方、 プリント配線板の表面にもコンデンサが配設して あるので、 大容量のコンデンサを取り付けることができ、 I Cチップに大電力を 容易に供給することが可能となる。
請求項 4 0では、 表面のコンデンサの静電容量は、 内層のコンデンサの静電容 量以上であるため、 高周波領域における電源供給の不足がなく、 所望の I Cチッ プの動作が確保される。
請求項 4 1では、 表面のコンデンサのインダクタンスは、 内層のコンデンサの インダク夕ンス以上であるため、 高周波領域における電源供給の不足がなく、 所 望の I Cチップの動作が確保される。
請求項 4 2、 請求項 4 3では、 金属膜を形成したチップコンデンサの電極へめ つきによりなるバイァホールで電気的接続を取ってある。 ここで、 チップコンデ ンサの電極は、 メタライズからなり表面に凹凸があるが、 金属膜により表面が平 滑になり、 バイァホールを形成するため、 電極上に被覆された樹脂に通孔を形成 した際に、 樹脂残さが残らず、 ノ 'ィァホールと電極との接続信頼性を高めること ができる。 更に、 めっきの形成された電極に、 めっきによりバイァホールを形成 - 13 - するため、 電極とバイァホールとの接続性が高く、 ヒートサイクル試験を実施し ても、 電極とバイァホール間の断線が生じることがない。
コンデンサの電極の金属膜には、 銅、 ニッケル、 貴金属のいずれかの金属が ΐ己 設されているものが望ましい。 内蔵したコンデンサにスズゃ亜鉛などの層は、 バ ィァホールとの接続部におけるマイグレーションを誘発しやすいからである。 故 に、 マイグレーションの発生を防止することも出来る。
また、 チップコンデンサの表面に粗化処理を施してもよい。 これにより、 セラ ミックから成るチップコンデンザと樹脂からなる接着層、 眉間樹脂■層との密 着性が高く、 ヒートサイクル試験を実施しても界面での接着層、 層間樹脂騰層 の剥離が発生することがない。
請求項 4 4では、 チップコンデンサの電極の被覆層から、 少なくとも一部が露 出してプリント配線板に収容し、 被覆層から露出した電極に電気的接続を取って ある。 このとき、 被覆層から露出した金属は、 主成分が C uであることが まし レ^ 接続抵抗を低減することができるからである。
請求項 4 5では、 絶縁性接着剤の熱膨張率を、 収容層より fc小さく、 即ち、 セ ラミックからなるコンデンサに近いように設定してある。 このため、 ヒートサイ クル試験において、 コア基板を構成する収容層とコンデンサとの間に熱膨張率差 から内応力が発生しても、 コア基板にクラック、 剥離等が生じ難く、 高い信頼性 を達成できる。 - 請求項 4 6のプリント配線板の製造方法は、 少なくとも以下 (a ) 〜 (e ) の 工程を備えることを技術的特徴とする:
( a) 心材に樹脂を含有させてなる第 1の樹脂材料にコンデンサ収容用の通孔を 形成する工程;
( b) 前記通孔を形成した第 1の樹脂材料に、 第 2の樹脂材料を貼り付けて、 コ ンデンサ収容部を有する収容層を形成する工程;
( c ) 前記収容層にコンデンサを収納する工程;
(d) 前記 (c ) 工程の収容層に第 3の絶縁樹脂層を張り付けてコア基板を形成 する工程;
( e ) 前記第 3の絶縁樹脂層に前記コンデンサの電極へ至る開口を設けてバイァ - 14 - ホールを形成する工程。
請求項 4 7のプリント配線板の製造方法は、 少なくとも以下 (a) 〜 (e ) の 工程を備えることを技術的特徴とする:
( a) 心材に樹脂を含有させてなる第 1の樹脂材料にコンデンサ収容用の通孔を 形成する工程;
( b) 第 2の樹脂材料に、 前記第 1の樹脂材料のコンデンサ収容部に該当する位 置へコンデンサを配設させる工程;
( c ) 前記 ( a) 工程を経た第 1の樹脂材料と前記 (b) 工程を経た第 2の樹脂 材料を貼り付けてコンデンサを収納した収容層を形成する工程;
(d ) 前記収容層に第 3の絶縁樹脂層を張り付けコア基板を形成する工程;
( e ) 前記第 3の絶縁樹脂層に前記コンデンザの電極へ至る開口を設けてバイァ ホールを形成する工程。
請求項 4 8のプリント配線板の製造方法は、 少なくとも以下 (a) 〜 (f ) の 工程を備えることを技術的特徴とする:
( a) 心材に樹脂を含有させてなる第 1の樹脂材料にコンデンサ収容用の通孔を 形成する工程;
(b) 第 2の樹脂材料にバイァホ一ルとなる貫通孔を設けて、 前記第 1の樹脂材 料のコンデンサ収容部に該当する位置へコンデンサを配設させる工程;
( c ) 前記 (a ) 工程を経た第 1の樹脂材料と前記 (b) 工程を経た第 2の樹脂 材料を貼り付けてコンデンサを収納した収容層を形成する工程;
(d ) 前記収容層に第 3の絶縁樹脂層を張り付けコア基板を形成させる工程;
( e ) 前記第 3の絶縁樹脂層に前記コンデンサの電極へ至る開口を設ける工程;
( f ) 前記第 1の樹脂材料の貫通孔及び第 3の樹脂材料の開口に導体膜を形成し てバイァホールとする工程。
請求項 4 6、 請求項 4 7のプリント配線板の製造方法では、 コア基板内にチッ プコンデンサを収容することが可能となり、 ループィンダク夕ンスを低減させた プリント配線板を提供できる。
請求項 4 8のプリント配線板の製造方法では、 コァ基板内にチップコンデンサ を収容することが可能となり、 ループィンダクタンスを低減させたプリント配線 - 15 - 板を提供できる。 また、 コア基板の両面にバイァホールを形成するため、 コンデ ンサと I Cチップ及び外部基板への配線長が短くなる。
請求項 4 9のプリント配線板の製造方法では、 コンデンサを収容した収容層と 第 3の樹脂材料とを、 両面に圧力を加えて張り合わせコァ基板を形成するため、 表面が平坦化され、 高い信頼性を備える層間樹脂絶縁層及び導体回路を積層する ことができる。
上述した課題を解決するため、 請求項 5 0では、 コア基板に樹脂纖層と導体 回路とを積層してなるプリント配線板であつて、
前記コア基板は、 通孔部にコンデンサを収納した収容層と、 前記収容層の表面 及び裏面に配設された絶縁樹脂層よりなる接続層と、 カゝらなることを技術的特徵 とする。
コア基板上に層間樹脂絶縁層を設けて、 該層間樹脂絶縁層にバイァホールもし くはスルーホールを施して、 導電層である導体回路を形成するビルドアップ法に よって形成する回路を意味している。 それらには、 セミアディティブ法、 フルァ ディティブ法のレ ^ずれかを用いることができる。
請求項 5 0では、 プリント配線板内にコンデンサを配置するため、 I Cチップ とコンデンサとの距離が短くなり、 ループィンダク夕ンスを低減することができ る。 また、 コア基板は、 少なくとも 1層以上の接続層と、 コンデンサを収容する 収容層からなり、 厚みの厚い収容層内にコンデンサを収容するため、 コア基板が 厚くならず、 コア基板上に眉間棚旨 縁層と導体回路とを積層してもプリント配 線板を厚くすることがない。
また、 コア基板の両面にバイァホールを設けてあるため、 I Cチップと基板内 に収容したコンデンサとを、 また、 外部接続基板に配置された電源と基板内に収 容したコンデンサとを最短の距離で接続できる。 このため、 電源から I Cチップ へ瞬時に電圧を補うことができ、 速やかに I C駆動電圧を安定させることができ る。
空隙には、 樹脂を充填させることが望ましい。 コンデンサ、 コア基板間の空隙 をなくすことによって、内蔵されたコンデンザが、挙動することが小さくなるし、 コンデンサを起点とする応力が発生したとしても、 該充填された樹脂により緩和 ― - 16 - することができる。 また、 該樹脂には、 コンデンサとコア基板との接着やマイグ レーションの低下させるという効果も有する。
請求項 5 1では、 収容層は、 心材に樹脂を含浸させた樹脂基板からなるため、 コァ基板に十分な強度を得ることができる。
請求項 5 2では、 コンデンサは、 収容層の通孔に絶縁性接着剤を介して固定さ れているため、 コンデンサを適切な位置に固定することができる。
請求項 5 3では、 プリント配線板の表面に配設される I Cチップ、 裏面側に配 設される外部基板 (ド一夕ボード、 マザ一ボード) とコンデンサの端子とは、 接 続層に設けられたバイァホールを介して接続される。 即ち、 コンデンサの端子と I Cチップ、 外部基板とを直接接続するため、 配線長を短縮することができる。 請求項 5 4では、 コンデンサ間に I Cチップと外部基板との接続用配線を配設 し、 コンデンサを信号線が通過しないため、 高誘電体によるインピーダンス不連 続による反射、 及び、 高誘電体通過による伝搬遅延が発生しない。 電源用のコン デンサを備えることで、 I Cチップに大電力を容易に供給することが可能となる。 グランド用コンデンサを備えることで、 プリント配線板の信号伝搬のノイズを低 減することができる。 また、 接続用配線を配設することにより、 コンデンサの下 部にも、 配線を施すことが可能となる。 そのために配線の自由度が増して、 高密 度化、 小型化をすることができる。
請求項 5 5では、 基板内に収容したコンデンサに加えて表面にコンデンサを配 設してある。 プリント配線板内にコンデンサが収容してあるために、 I Cチップ とコンデンサとの距離が短くなり、 ループインダクタンスを低減し、 瞬時に電源 を供給することができ、 一方、 プリント配線板の表面にもコンデンサが配設して あるので、 大容量のコンデンサを取り付けることができ、 I Cチップに大電力を 容易に供給することが可能となる。
請求項 5 6では、 表面のコンデンサの静電容量は、 内層のコンデンサの静電容 量以上であるため、 高周波領域における電源供給の不足がなく、 所望の I Cチッ プの動作が確保される。
請求項 5 7では、 表面のコンデンサのインダク夕ンスは、 内層のコンデンサの インダクタンス以上であるため、 高周波領域における電源供給の不足がなく、 所 - 17 - 望の I Cチップの動作が確保される。
請求項 5 8では、 外縁の内側に電極の形成されたチップコンデンサを用いるた め、 バイァホールを経て導通を取っても外部電極が大きく取れ、 ァライメントの 許容範囲が広がるために、 接続不良がなくなる。
請求項 5 9では、 マトリクス状に電極が形成されたコンデンサを用いるので、 大判のチップコンデンサをコア基板に収容することが容易になる。 そのため、 静 電容量を大きくできるので、電気的な問題を解決することができる。さらに、種々 の熱履歴などを経てもプリント配線板に反りが発生し難くなる。
なお、 コンデンサに多数個取り用のチップコンデンサを複数連結させてもよい。 それによつて、 静電容量を適宜調整することができ、 適切に I Cチップを動作さ せることができる。
請求項 6 0、 請求項 6 1では、 金属膜を形成したチップコンデンサの電極へめ つきによりなるバイァホールで電気的接続を取ってある。 ここで、 チップコンデ ンサの電極は、 メタライズからなり表面に凹凸があるが、 金属膜により表面が平 滑になり、 バイァホールを形成するため、 電極上に被覆された樹脂に通孔を形成 した際に、 樹脂残さが残らず、 ノ ィァホールと電極との接続信頼性を高めること ができる。 更に、 めっきの形成された電極に、 めっきによりバイァホールを形成 するため、 電極とバイァホールとの接続性が高く、 ヒートサイクル試験を実施し ても、 電極とバイァホール間の断線が生じることがない。
コンデンサの電極の金属膜には、 銅、 ニッケル、 貴金属のいずれかの金属が己 設されているもの力望ましい。 内蔵したコンデンサにスズゃ亜鉛などの層は、 バ ィァホールとの接続部におけるマイダレ一ションを誘発しやすいからである。 故 に、 マイグレーションの発生を防止することもできる。
また、 チップコンデンサの表面に粗化処理を施すこともできる。 これにより、 セラミックから成るチップコンデンサと樹脂からなる接着層、 層間樹脂絶縁層と の密着性が高く、 ヒートサイクル試験を実施しても界面での接着層、 層間樹脂絶 縁層の剥離が発生することがない。
請求項 6 2では、 チップコンデンサの電極の被覆層から、 少なくとも一部が露 一 18—
出してプリント配線板に収容し、 被覆層から露出した電極に電気的接続を取って ある。 このとき、 被覆層から露出した金属は、 主成分が C uであることが望まし レ^ 接続抵抗を低減することができるからである。
請求項 6 3では、 椽性接着剤の熱膨張率を、 収容層よりも小さく、 即ち、 セ ラミックからなるコンデンサに近いように設定してある。 このため、 ヒートサイ クル試験において、 コア基板を構成する収容層とコンデンサとの間に熱膨張率差 から内応力が発生しても、 コア基板にクラック、 剥離等が生じ難く、 高い信頼性 を達成できる。
請求項 6 4のプリント配線板の製造方法は、 少なくとも以下 ( a ) 〜 (d ) の 工程を備えることを技術的特徴とする:
( a ) 心材に樹脂を含浸させてなる第 1の樹脂材料にコンデンサ収容用の通孔を 形成する工程;
( b ) 前記第 1の樹脂材料の通孔にコンデンサを収容する工程;
( c ) 前記第 1の樹脂材料に第 2の樹脂材料を貼り付け、 コァ基板を形成するェ 程;
( d ) 前記コァ基板の第 2の樹脂材料に前記コンデンザの電極へ至る開口を設け てバイァホールを形成する工程。
請求項 6 4のプリント配線板の製造方法では、 コア基板内にチップコンデンサ を収容することが可能となり、 ループィンダク夕ンスを低減させたプリント配線 板を提供できる。
請求項 6 5のプリント配線板の製造方法では、 コンデンサ間に I Cチップと外 部基板とのスルーホールを配設し、 コンデンサを信号線が通過しないため、 高誘 電体によるインピーダンス不連続による反射、 及び、 高誘電体通過による伝搬遅 延が発生しない。 電源用のコンデンサを備えることで、 I Cチップに大電力を容 易に供給することが可能となる。
請求項 6 6のプリント配線板の製造方法では、 コンデンサを収容した第 1の樹 脂材料と第 2の樹脂材料とを、 両面に圧力を加えて張り合わせコア基板を形成す るため、 表面が平坦化され、 高い信頼性を備える層間樹脂絶縁層及び導体回路を 積層することができる。 - 19 - 上述した課題を解決するため、 請求項 6 7は、 コア基板に樹脂纖層と導体回 路とを積層してなるプリン卜配線板であって、
前記コア基板内にコンデンサを収容させたことを技術的特徴とする。
コア基板上に層間樹脂絶縁層を設けて、 該層間樹脂絶縁層にバイァホールもし くはスルーホールを施して、 導電層である導体回路を形成するビルドアップ法に よって形成する回路を意味している。 それらには、 セミアディティブ法、 フルァ ディティブ法のいずれかを用いることができる。
請求項 6 7では、 プリント配線板内にコンデンサを配置するため、 I Cチップ とコンデンサとの距離が短くなり、 ループィンダク夕ンスを低減することができ る。 また、 厚みの厚いコア基板内にコンデンサを収容するため、 コア基板上に層 間樹脂絶縁層と導体回路とを積層してもプリント配線板を厚くすることがない。 空隙には、 樹脂を充填させることが望ましい。 コンデンサ、 コア基板間の空隙 をなくすことによって、内蔵されたコンデンサが、挙動することが小さくなるし、 コンデンサを起点とする応力が発生したとしても、 該充填された樹脂により緩和 することができる。 また、 該樹脂には、 コンデンサとコア基板との接着やマイグ レ一ションの低下させるという効果も有する。
請求項 6 8は、 コア基板に樹脂絶縁層と導体回路とを積層してなるプリント配 線板であって、
チップコンデンザの電極の被覆層を少なくとも一部を露出させて、 前記プリン ト配線板に収容し、 前記被覆層から露出した電極にめっきにより電気的接続を取 つたことを技術的特徴とする。
請求項 6 8、 請求項 6 9では、 チップコンデンサの電極の被覆層から、 少なく とも一部を露出させてプリント配線板に収容し、 被覆層から露出した電極にめつ きにより電気的接続を取ってある。 このとき、 被覆層から露出した金属は、 主成 分が C uであるものであることが望ましい。 その理由としては露出した金属に、 めっきを形成した際の接続性が高くなり、 電気特性の差がなく、 接続抵抗を低減 することができる。
請求項 7 0は、 コア基板に樹脂 縁層と導体回路とを積層してなるプリント配 線板であって、 一 20— チップコンデンザの電極に金属膜を形成させて、前記プリント配線板に収容し、 前記金属膜を形成させた電極へめつきにより電気的接続を取つたことを技術的特 徴とする。
請求項 7 0、 請求項 7 1では、 金属膜を形成したチップコンデンサの電極へめ つきによりなるバイァホールで電気的接続を取ってある。 ここで、 チップコンデ ンサの電極は、 メタライズからなり表面に凹凸があるが、 金属膜により表面が平 滑になり、 バイァホールを形成するため、 電極上に被覆された樹脂に通孔を形成 した際に、 棚旨残さが残らず、 バイァホールと電極との接続信頼性を高めること ができる。 更に、 めっきの形成された電極に、 めっきによりバイァホールを形成 するため、 電極とバイァホールとの接続性が高く、 ヒートサイクル試験を実施し ても、 電極とバイァホール間の断線が生じることがない。
コンデンサの電極の金属膜には、 銅、 ニッケル、 貴金属のいずれかの金属が ¾己 設されているものが望ましい。 内蔵したコンデンサにスズゃ亜鉛などの層は、 ノ ィァホールとの接続部におけるマイグレーションを誘発しやすいからである。 故 に、 マイグレーションの発生を防止することもできる。
請求項 7 2では、 外縁の内側に電極の形成されたチップコンデンサを用いるた め、 ノ ィァホールを経て導通を取っても外部電極が大きく取れ、 ァライメントの 許容範囲が広がるために、 接続不良がなくなる。
請求項 7 3では、 マトリクス状に電極が形成されたチップコンデンサを用いる ので、大判のチップコンデンサをコア基板に収容することが容易になる。さらに、 種々の熱履歴などを経てもプリント配線板に反りが発生し難くなる。
請求項 7 4では、 コンデンサとして、 多数個取り用のチップコンデンサを複数 個連結させて用いる、 即ち、 大判のチップコンデンサを用いるため、 容量の大き なチップコンデンサを用いることができる。 さらに、 種々の熱履歴などを経ても プリント配線板に反りが発生し難くなる。
請求項 7 5は、 コア基板に棚旨絶縁層と導体回路とを積層してなるプリント配 線板であって、
前記コア基板内にコンデンサを収容させて、 かつ、 前記プリント配線板の表面 にコンデンサを実装したことを技術的特徴とする。 一 2 1— 請求項 7 5では、 基板内に収容したコンデンサに加えて表面にコンデンサを配 設してある。 プリント配線板内にコンデンサが収容してあるために、 I Cチップ とコンデンサとの距離が短くなり、 ループインダクタンスを低減し、 瞬時に電源 を供給することができ、 一方、 プリント配線板の表面にもコンデンサが配設して あるので、 大容量のコンデンサを取り付けることができ、 I Cチップに大電力を 容易に供給することが可能となる。
請求項 7 6では、 表面のコンデンサの静電容量は、 内層のコンデンサの静電容 量以上であるため、 高周波領域における電源供給の不足がなく、 所望の I Cチッ プの動作が確保される。
請求項 7 7では、 表面のコンデンサのインダク夕ンスは、 内層のコンデンサの インダク夕ンス以上であるため、 高周波領域における電源供給の不足がなく、 所 望の I Cチップの動作が確保される。
また、 チップコンデンサの表面に粗化処理を施すこともできる。 これにより、 セラミックから成るチップコンデンサと樹脂からなる接着層、 層間樹脂絶縁層と の密着性が高く、 ヒートサイクル試験を実施しても界面での接着層、 層間樹脂絶 縁層の剥離が発生することがない。
請求項 7 8のプリント配線板の内蔵用のコンデンサは、 チップコンデンサのメ 夕ライズ電極の表面に銅めつき膜を被覆したことを技術的特徴とする。 、 請求項 7 8では、 チップコンデンサの電極に金属膜と形成し表面を平滑にして あるため、 プリント配線板内に収容され、 電極上に被覆された樹脂に通孔を形成 した際に、 樹脂残さが残らないため、 バイァホールと電極との接続信頼性を高め ることができる。 図面の簡単な説明
第 1図は、 本発明の第 1実施形態に係るプリント配線板の製造工程図である。 第 2図は、 第 1実施形態に係るプリント配線板の製造工程図である。
第 3図は、 第 1実施形態に係るプリント配線板の製造工程図である。
第 4図は、 第 1実施形態に係るプリン卜配線板の製造工程図である。
第 5図は、 第 1実施形態に係るプリント配線板の製造工程図である。 - - 22 - 第 6図は、 第 1実施形態に係るプリント配線板の製造工程図である。
第 7図は、 第 1実施形態に係るプリント配線板の断面図である。
第 8図は、 第 1実施形態に係るプリント配線板に I Cチップを搭載した状態を 示す断面図である。
第 9図は、 第 1実施形態の第 1改変例に係るプリント配線板の製造工程図であ る。
第 1 0図は、 第 1実施形態の第 1改変例に係るプリント配線板の製造工程図で ある。
第 1 1図は、 第 1実施形態の第 1改変例に係るプリント配線板の製造工程図で ある。
第 1 2図は、 第 1実施形態の第 1改変例に係るプリント配線板の製造工程図で ある。
第 1 3図は、 第 1実施形態の第 1改変例に係るプリント配線板の製造工程図で ある。
第 1 4図は、 第 1実施形態の第 1改変例に係るプリント配線板の製造工程図で ある。
第 1 5図は、 第.1実施形態の第 1改変例に係るプリント配線板に I Cチップを 搭載した状態を示す断面図である。 .
第 1 6図は、 第 1実施形態の第 2改変例に係るプリント配線板の製造工程図で ある。
第 1 7図は、 第 1実施形態に係るチップコンデンサの断面図である。
第 1 8図は、 第 1実施形態の第 3改変例に係るチップコンデンサの平面図であ る。
第 1 9図は、 第 1実施形態の第 3改変例に係るチップコンデンサの平面図であ. る。
第 2 0図は、 第 1実施形態の第 3改変例に係るチップコンデンサの平面図であ る。
第 2 1図は、第 1実施形態の第 4改変例に係るプリント配線板の断面図である。 第 2 2図は、 I Cチップへの供給電圧と時間との変化を示すグラフである。 - 23- 第 2 3図は、本発明の第 2実施形態に係るプリント配線板の製造工程図である。 第 2 4図は、 第 2実施形態に係るプリント配線板の製造工程図である。
第 2 5図は、 第 2実施形態に係るプリント配線板の製造工程図である。
第 2 6図は、 第 2実施形態に係るプリント配線板の製造工程図である。
第 2 7図は、 第 2実施形態に係るプリント配線板の製造工程図である。
第 2 8図は、 第 2実施形態に係るプリント配線板の製造工程図である。
第 2 9図は、 第 2実施形態に係るプリント配線板の断面図である。
第 3 0図は、 第 2実施形態に係るプリント配線板の断面図である。
第 3 1図は、第 2実施形態の第 1改変例に係るプリント配線板の断面図である。 第 3 2図は、第 2実施形態の第 2改変例に係るプリント配線板の断面図である。 第 3 3図は、第 2実施形態の第 3改変例に係るプリント配線板の断面図である。 第 3 4図は、本発明の第 3実施形態に係るプリント配線板の製造工程図である。 第 3 5図は、 第 3実施形態に係るプリント配線板の製造工程図である。
第 3 6図は、 第 3実施形態に係るプリント配線板の製造工程図である。
第 3 7図は、 第 3実施形態に係るプリント配線板の断面図である。
第 3 8図は、 第 3実施形態に係るプリント配線板の断面図である。
第 3 9図は、第 3実施形態の第 1改変例に係るプリント配線板の断面図である。 第 4 0図は、 第 3実施形態の第 2改変例に係るプリント配線板の製造工程図で ある。
第 4 1図は、 第 3実施形態の第 2改変例に係るプリント配線板の製造工程図で ある。
第 4 2図は、第 3実施形態の第 2改変例に係るプリント配線板の断面図である。 第 4 3図は、 第 3実施形態の第 3改変例に係 ¾プリント配線板の製造工程図で ある。
第 4 4図は、第 3実施形態の第 3改変例に係るプリント配線板の断面図である。 第 4 5図は、 チップコンデンサの断面図である。
第 4 6図は、第 3実施形態の第 4改変例に係るプリント配線板の断面図である。 第 4 7図は、 第 4改変例のチップコンデンサの断面図である。
第 4 8図は、本発明の第 4実施形態に係るプリント配線板の製造工程図である。 - 24- 第 4 9図は、 第 4実施形態に係るプリント配線板の製造工程図である。
第 5 0図は、 第 4実施形態に係るプリント配線板の製造工程図である。
第 5 1図は、 第 4実施形態に係るプリント配線板の断面図である。
第 5 2図は、 第 4実施形態に係るプリント配線板の断面図である。
第 5 3図は、第 4実施形態の第 1改変例に係るプリント配線板の断面図である。 第 5 4図は、第 4実施形態の第 2改弯例に係るプリント配線板の断面図である。 第 5 5図は、第 4実施形態の第 3改変例に係るプリント配線板の断面図である。 第 5 6図は、第 4実施形態の第 4改変例に係るプリント配線板の断面図である。 第 5 7図は、第 4実施形態の第 5改変例に係るプリント配線板の断面図である。 第 5 8図は、第 4実施形態の第 6改変例に係るプリント配線板の断面図である。 第 5 9図は、 第 6改変例のチップコンデンサの断面図である。
第 6 0図は、本発明の第 5実施形態に係るプリント配線板の製造工程図である。 第 6 1図は、本発明の第 5実施形態に係るプリン卜配線板の製造工程図である。 第 6 2図は、本発明の第 5実施形態に係るプリント配線板の製造工程図である。 第 6 3図は、 第 5実施形態に係るプリント配線板の断面図である。
第 6 4図は、 第 5実施形態に係るプリント配線板の断面図である。
第 6 5図は、第 5実施形態の第 1改変例に係るプリント配線板の断面図である。 第 6 6図は、 第 1改変例のチップコンデンサの断面図である。
第 6 7図は、第 5実施形態の第 2改変例に係るプリント配線板の断面図である。 第 6 8図は、 第 2改変例のチップコンデンサの断面図である。
第 6 9図は、第 5実施形態の第 3改変例に係るプリント配線板の断面図である。 第 7 0図は、 本発明の第 4改変例に係るプリント配線板の断面図である。 第 7 1図は、 第 5改変例に係るプリント配線板の断面図である。
第 7 2図は、 第 6改変例に係るプリント配線板の断面図である。
第 7 3図は、 従来技術に係るプリント配線板のループインダクタンスの説明図 である。 発明を実施するための最良の形態
(第 1実施形態) - 25 - 以下、 本発明の実施形態について図を参照して説明する。
先ず、 本発明の第 1実施形態に係るプリント配線板の構成について、 第 7図、 第 8図を参照して説明する。 第 7図は、 プリント配線板 1 0の断面を示し、 第 8 図は、 第 7図に示すプリント配線板 1 0に I Cチップ 9 0を搭載し、 ドー夕ボ一 ド 9 5側へ取り付けた状態を示している。
第 7図に示すようにプリント配線板 1 0は、 複数個のチップコンデンサ 2 0を 収容するコア基板 3 0と、 ビルドアッフ 線層 8 0 A、 8 0 Bとからなる。 ビル ドァップ配線層 8 0 A、 ビルドァッフ 己線層 8 0 Bは、 層間樹脂絶縁層 5 0、 1 5 0からなる。 層間樹脂糸録層 5 0には、 バイァホール 1 6 0および導体回路 1 5 8が形成され、 層間樹脂絶縁層 1 5 0には、 バイァホール 1 6 1および導体回 路 1 5 9が形成されている。 層間樹脂絶縁層 1 5 0の上には、 ソルダーレジスト 層 7 0が配設されている。
チップコンデンサ 2 0は、 第 1 7図 (A) に示すように第 1電極 2 1と第 2電 極 2 2と、 第 1、 第 2電極に挟まれた誘電体 2 3とから成り、 誘電体 2 3には、 第 1電極 2 1側に接続された第 1導電膜 2 4と、 第 2電極 2 2側に接続された第 2導電膜 2 5とが複数枚対向配置されている。
第 8図に示すように上側のビルドアップ配線層 8 O Aのバイァホール 1 6 1に は、 I Cチップ 9 0のパッド 9 2へ接続するための半田バンプ 7 6 Uが形成され ている。 一方、 下側のビルドアッフ。 @己線層 8 0 Bのバイァホール 1 6 1には、 ド —夕ボード 9 5のパッド 9 4へ接続するための半田バンプ 7 6 Dが形成されてい る。 また、 コア基板 3 0には、 スルーホール 4 6が形成されている。
本実施形態のプリント配線板 1 0では、 広く凹部 3 2を形成レてあるため、 ザ ダリ加工の精度が低くても確実に、 複数個のチップコンデンサ 2 0を、 基板に配 設することが可能となる。 凹部 3 2内に密集させてチップコンデンサ 2 0を配置 できるため、 コンデンサの実装密度を高めることができる。 また、 凹部 3 2内の 複数個のチップコンデンサ 2 0の高さが揃っているので、 後述するようにコア基 板上に形成する樹脂層を均一の厚みにでき、 バイァホールの形成が安定する。 よ つて、 コア基板 3 0上に層間樹脂絶縁層 5 0、 1 5 0および導体回路 1 5 8、 1 5 9を適切に形成することができるので、 プリント配線板 1 0の不良品発生率を - 26 - 低下させることができる。
コア基板としては、 樹脂からなるものを用いた。 例えば、 ガラスエポキシ樹脂 含浸基材、 フエノール樹脂含浸基材などの一般的なプリント配線板で用いられる 樹脂材料を用いることができる。 しかし、 コア基板をセラミックや A I Nなどの 基板を用いることはできなかった。 該基板は外形加工性が悪く、 コンデンサを収 容することができないことがあり、 樹脂で充填させても空隙が生じてしまうため である。
更に、 チップコンデンサ 2 0間に樹脂層 3 6を充填するため、 凹部 3 2内の正 確な位置に配置されたチップコンデンサ 2 0を位置決め固定することができる。 また、 コンデンサとバイァホールとの接続部におけるマイグレーションを防止で さる。
ここで、 樹脂層 3 6及びチップコンデンサ 2 0下部の接着材料 3 4の熱膨張率 を、 コア基板 3 0及び樹脂絶縁層 4 0よりも小さく、 即ち、 セラミックからなる チップコンデンサ 2 0に近いように設定してある。 このため、 ヒートサイクル試 験において、 コア基板 3 0及び樹脂絶縁層 4 0とチップコンデンサ 2 0との間に 熱膨張率差から内応力が発生しても、 コア基板 3 0及び樹脂騰層 4 0にクラッ ク、 剥離等が生じ難く、 高い信頼性を達成できる。
また、 チップコンデンサ 2 0間の樹脂層 3 6に、 スルーホール 4 6を形成して あるため、セラミックから成るチップコンデンサ 2 0を信号線が通過しないので、 高誘電体によるインピーダンス不連続による反射及び高誘電体通過による伝搬遅 延が発生しない。 コンデンサの下部にも配線を施せるので、 配線、 ピンなどの外 部端子の自由度も増し、 高密度化、 小型化される。
チップコンデンサ 2 0は、 第 1 7図 ( A) に示すように第 1電極 2 1及び第 2 電極 2 2を構成する金属層 2 6の表面に銅めつき膜 2 9を被覆してある。 めっき 膜の被覆は、電解めつき、無電解めつきなどのめつきで形成されている。そして、 第 7図に示すように銅めつき膜 2 9を被覆した第 1、 第 2電極 2 1 , 2 2に銅め つきよりなるバイァホール 6 0で電気的接続を取ってある。 ここで、 チップコン デンサの電極 2 1 , 2 2は、 メタライズからなり表面に凹凸がある。 このため、 金属層 2 6を剥き出した状態で用いると、 後述する樹脂絶縁層 4 0に開口 4 8を - 27- 穿設する工程において、 該凹凸に樹脂が残ることがある。 この際には、 当該樹月旨 残さにより第 1、 第 2電極 2 1 , 2 2とバイァホール 6 0との接続不良が発生す ることがある。 これに対して、 本実施形態では、 銅めつき膜 2 9によって第 1、 第 2電極 2 1 , 2 2の表面が平滑になり、 電極上に被覆された樹脂絶縁層 4 0に 開口 4 8を穿設した際に、 樹脂残さが残らず、 ノ ィァホール 6 0を形成した際の 電極 2 1, 2 2との接続信頼性を高めることができる。
更に、 銅めつき膜 2 9の形成された電極 2 1、 2 2に、 めっきによりバイァホ —ル 6 0を形成するため、電極 2 1、 2 2とバイァホール 6 0との接続性が高く、 ヒートサイクル試験を実施しても、 電極 2 1、 2 2とバイァホール 6 0との間で 断線が生じることがない。 ' なお、 上記銅めつき膜 2 9は、 チップコンデンサの製造段階で金属層 2 6の表 面に被覆されたニッケルズスズ層を、 プリント配線板への搭載の段階で剥離して 力、ら設ける。 この代わりに、 チップコンデンサ 2 0の製造段階で、 金属層 2 6の 上に直接銅めつき膜 2 9を被覆することも可能である。 即ち、 本実施形態では、 レーザにて電極の銅めつき膜 2 9へ茔る開口を設けた後、デスミヤ処理等を行い、 ノ イァホールを銅めつきにより形成する。 従って、 銅めつき膜 2 9の表面に酸化 膜が形成されていても、上記レーザ及びデスミヤ処理で酸化膜を除去できるため、 適正に接続を取ることができる。
なお、 第 1 7図 (B) に示すようにコンデンサ 2 0の第 1電極 2 1、 第 2電極 2 2の被覆 2 8の一部を除去して用いることも可能である。 第 1電極 2 1、 第 2 電極 2 2を露出させることでめつきからなるバイァホールとの接続性を高めるこ とができるからである。
更に、 チップコンデンサ 2 0のセラミックから成る 電体 2 3の表面には粗化 層 2 3 αが設けられてもよい。 このため、 セラミックから成るチップコンデンサ 2 0と樹脂からなる樹脂絶縁層 4 0との密着性が高く、 ヒートサイクル試験を実 施しても界面での樹脂絶縁層 4 0の剥離が発生することがない。 この粗化層 2 3 ひは、 焼成後に、 チップコンデンサ 2 0の表面を研磨することにより、 また、 焼 成前に、 粗化処理を施すことにより形成できる。 なお、 本実施形態では、 コンデ ンサの表面に粗化処理を施し、 樹脂との密着性を高めたが、 この代わりに、 コン - 28 - デンサの表面にシラン力ップリング処理を施すことも可能である。
引き続き、 第 7図を参照して上述したプリント配線板の製造方法について、 第 1図〜第 7図を参照して説明する。
( 1 )先ず、腿樹脂基板からなるコア基板 3 0を出発材料とする (第 1図(A) 参照)。次に、 コア基板 3 0の片面に、ザダリ加工でコンデンサ配設用の凹部 3 2 を形成する (第 1図(B)参照)。 このとき、 凹部 3 2は複数個のコンデンサを配 設できるエリアよりも、 広く大きく形成する。 これにより、 複数個のコンデンサ をコア基板 3 0に、 確実に配設することができる。
( 2 )その後、凹部 3 2に、印刷機を用いて接着材料 3 4を塗布する(第 1図(C) 参照)。 このとき、塗布以外にも、 ポッティングなどをしてもよい。接着材料 3 4 は、 熱膨張率がコア基板 3 0及び樹脂絶縁層 4 0よりも小さなものを用いる。 次 に、 凹部 3 2に複数個のセラミックから成るチップコンデンサ 2 0 (第 1 7図参 照) を接着材料 3 4上に載置する (第 1図 (D)参照)。 ここで、 後述するように 底部が平滑な凹部 3 2に複数個のチップコンデンサ 2 0を配設することにより、 複数個のチップコンデンサ 2 0の高さが揃うため、 コア基板 3 0を平滑にするこ とができる。 また、 凹部 3 2は広く形成されているため、 チップコンデンサ 2 0 の位置決めが正確にでき、 また、 高密度で配置することができる。
( 3 ) そして、 複数個のチップコンデンサ 2 0の上面が同じ高さになるように、 チップコンデンサ 2 0の上面を押す、 もしくは叩いて高さを揃える(第 2図(A) 参照)。この工程により、凹部 3 2内に複数個のチップコンデンサ 2 0を配設した 際に、 複数個のチップコンデンサ 2 0の大きさにばらつきがあっても、 高さを完 全に揃えることができ、 コア基板 3 0を平滑にすることができる。
( 4)その後、凹部 3 2内のチップコンデンサ 2 0間に、熱硬化性樹脂を充填し、 加 化して樹脂層 3 6を形成する (第 2図(B)参照)。 このとき、 «化性樹 脂としては、 エポキシ、 フエノール、 ポリイミド、 トリァジンが好ましい。 これ により、 凹部 3 2内のチップコンデンサ 2 0を固定することができる。 樹脂層 3 6は、 熱膨張率がコア基板 3 0及び樹脂糸觸層 4 0よりも小さなものを用いる。 それ以外にも熱可塑性樹脂などの棚旨を用いてもよい。 また、 樹脂中に熱 脹 率を整合させるために、 フィラーを含浸させてもよい。 そのフィラーの例として - 29 - は、 無機フィラー、 セラミックフィラー、 金属フィラーなどがある。
( 5 ) さらに、 その上から後述するエポキシ系樹脂からなる樹脂を印刷機を用い て塗布し樹脂謹層 4 0を形成する (第 2図(C)参照)。なお、 樹脂を塗布する 代わりに、 樹脂フィルムを貼り付けてもよい。
それ以外には、 熱硬化性樹脂、 熱可塑性樹脂、 感光性樹脂熱硬化性樹脂と熱可 塑性樹脂の複合体、 感光性樹脂と熱可塑性樹脂の複合体などの樹脂を 1種以上用 いることができる。 それらを 2層構成にしてもよい。
( 6 ) 次に、 レーザにより樹脂絶縁層 4 0にバイァホール用開口 4 8を形成する (第 2図 (D)参照)。 その後、 デスミヤ処理を行う。 レーザの代わりに露光,現 像処理を用いることもできる。そして、樹脂層 3 6にドリルまたはレーザにより、 スルーホール用の通孔 4 6 aを形成し、 加 β化する (第 3図(Α)参照)。過マ ンガン酸などの薬液やプラズマ処理によるデスミヤ処理を行ってもよい。
( 7 ) その後、 無電解銅めつきにより、 銅めつき膜 5 2を樹脂絶縁層 4 0の表面 に形成する (第 3図 (Β)参照)。無電解めつきの代わりに、 N i一 C u合金を夕 一ゲットにしたスパッタリングを行い、 N i—C u合金層を設けることもでき、 場合によってはスパッ夕で形成した後に、 無電解めつき膜を形成させてもよい。
( 8 ) 次に、 銅めつき膜 5 2の表面に感光性ドライフィルムを貼り付け、 マスク を載置して、 露光 ·現像処理し、 所定パターンのレジスト 5 4を形成する。 そし て、 電解めつき液にコア基板 3 0を浸潰し、 銅めつき膜 5 2を介して電流を流し 電解めつき膜 5 6を析出させる (第 3図 (C) 参照)。
( 9 ) ついで、 めっきレジスト 5 4を 5 %N a〇Hで剥離除去した後、 そのめつ きレジスト 5 4下の銅めつき膜 5 2 'を硫酸と過酸化水素の混合液でエッチング処 理して溶解除去し、 銅めつき膜 5 2と電解銅めつき膜 5 6からなる導体回路 5 8
(バイァホール 6 0を含む) 及びスルーホール 4 6を形成する。 ここで、 スルー ホール 4 6を形成することにより、 チップコンデンサ 2 0を信号線が通過しない ので、 高誘電体によるインピーダンス不連続による反射及び高誘電体通過による 伝搬遅延が発生しなくなる。
次に、 基板の両面にエッチング液をスプレイで吹きつけ、 導体回路 5 8の表面 とスルーホール 4 6のランド表面とをエッチングすることにより、 導体回路 5 8 一 30— の全表面に粗ィ匕面 58ひを形成する (第 3図 (D) 参照)。
(10) その後、 スルーホール 46内にエポキシ系樹脂を主成分とする樹脂充填 剤 62を充填して、乾燥する(第 4図(A)参照)。歷化性樹脂、熱可塑性樹脂、 紫^^化性樹脂などを用いることができる。 その中でも ィ匕性樹脂を用いるこ とが望ましい。 スルーホール内の充填する際、 取り扱い易いからである。
(11) 上記工程を経た基板の両面に、 厚さ 50 mの熱硬ィ匕型エポキシ系樹脂 シートを温度 50〜15 Ot:まで昇温しながら圧力 5kg/cm2で真空圧着ラミネ 一卜し、 エポキシ系樹脂からなる肩間樹脂 縁層 50を設ける (第 4図 (B) 参 照)。真空圧着時の真空度は、 1 OmmHgである。 エポキシ系樹脂の代わりにォ レフイン系樹旨を用いることもできる。
(12) 次に、 波長 10. 4 の C02ガスレーザにて、 ビーム径 5mm、 ト ップハットモード、 パルス幅 5. 0 秒、 マスクの穴径 0. 5mm、 3ショット の条件で、 層間樹脂絶縁層 50に直径 80 mのバイァホール用開口 148を設 ける (第 4図 (C) 参照)。 この後、 酸素プラズマを用いてデスミア処理を行う。 (13) 次に、 日本真空技術株式会社製の SV— 4540を用いてプラズマ処理 を行い、 層間樹脂絶縁層 50の表面を粗化し、 粗化面 50 αを形成する (第 4図
(D)参照)。この際、不活性ガスとしてはアルゴンガスを使用し、電力 200W、 ガス圧 0. 6Pa、 温度 70 °Cの条件で、 2分間プラズマ処理を実施する。 酸あ るいは酸ィ匕剤によって粗化処理を施してもよい。 また、 粗化層は、 0. 1〜5 mが望ましい。
(14) 次に、 同じ装置を用い、 内部のアルゴンガスを交換した後、 N i -Cu 合金をターゲットにしたスパッタリングを、 気圧 0. 6 Pa、 温度 80 、 電力 200W、 時間 5分間の条件で行い、 N i— Cu合金 152を層間樹脂絶縁層 5 0の表面に形成する。このとき、形成された N iー〇 1合金層152の厚さは 0. 2 mである (第 5図 (A)参照)。 無電解めつきなどのめつき膜、 あるいはスパ ッ夕上にめっき膜を施してもよい。
(15) 上記処理を終えた基板 30の両面に、 市販の感光性ドライフィルムを貼 り付け、 フォトマスクフィルムを載置して、 10 OmJノ cm2で露光した後、 0. 8%炭酸ナトリウムで現像処理し、 厚さ 15 mのめつきレジス卜 154を設け -31- る。 次に、 以下の条件で電解めつきを施して、 厚さ 15 mの電解めつき膜 15 6を形成する (第 5図 (B)参照)。 なお、 この電解めつき膜 156により、 後述 する工程で導体回路 158となる部分の厚付けおよびバイァホール 160となる 部分のめっき充填等が行われたことになる。 なお、 電解めつき水溶液中の添加剤 は、 アトテックジャパン社製のカパラシド H Lである。
〔電解めつき水溶液〕
硫酸 2. 24 mo 1/ 1
硫酸銅 . 0. 26 mo 1/1
添加剤 (アトテックジャパン製、 カバラシド HL)
19. 5 m 1 / 1
〔電解めつき条件〕
電流密度 1 A/dm"
時間 65分
温度 22±2t:
(16) めっきレジスト 154を 5 %Na〇Hで剥離除去した後、 そのめつきレ ジスト下の N i _C u合金層 152を硝酸および硫酸と過酸化水素の混合液を用 いるエッチングにて溶解除去し、 N i _じ11合金層152と電解めつき膜 156 からなる厚さ 16 mの導体回路 158及びバイァホール 160を形成する (第 5図 (C) 参照)。
(17) 次いで、 上記 (11) 〜 (16) の工程を、 繰り返すことにより、 さら に上層の層間樹脂絶縁層 150及び導体回路 159 (バイァホール 161を含む) を形成する (第 5図 (D) 参照)。
(18)次に、ジエチレングリコールジメチルェ一テル(DMDG)に 60重量% の濃度になるように溶解させた、 クレゾールノポラック型エポキシ樹脂 (日本ィ匕 薬社製) のエポキシ基 50%をアクリルィ匕した感光性付与のオリゴマー (分子量 4000) 46. 67重量部、 メチルェチルケトンに溶解させた 80重量%のビ スフエノ一ル A型エポキシ樹脂(油化シェル社製、商品名:ェピコート 1001) 15重量部、 イミダゾール硬化剤 (四国化成社製、 商品名: 2E4MZ— CN) 1. 6重量部、 感光性モノマーである多官能アクリルモノマー (共栄化学社製、 -32- 商品名: R604) 3重量部、 同じく^ ffiアクリルモノマー (共栄化学社製、 商 品名: DPE6A) 1. 5重量部、 分散系消泡剤 (サンノプコ社製、 商品名: S -65) 0. 71重量部を容器にとり、 攪拌、 混合して混合組成物を調整し、 こ の混合組成物に対して光重量開始剤としてべンゾフエノン (関東化学社製) 2. 0重量部、 光増感剤としてのミヒラーケトン (関東化学社製) 0. 2重量部を加 えて、 粘度を 25^で 2. OPa · sに調整したソルダーレジスト組成物 (有機 樹脂絶縁材料) を得る。
なお、 粘度測定は、 B型粘度計 (東京計器社製、 DVL— B型) で 60 r pm の場合はローター No.4、 6 r pmの場合はローター No. 3によった。
(19) 次に、 基板 30の両面に、 上記ソルダーレジスト組成物を 20 mの厚 さで塗布し、 70 で 20分間、 70 で 30分間の条件で乾燥処理を行った後、 ソルダーレジストレジスト開口部のパターンが描画された厚さ 5 mmのフォトマ スクをソルダ一レジスト層 70に密着させて 100 OmJZcm2の紫外線で露光 し、 DMTG溶液で現像処理し、 20 O mの直径の開口 71U、 7 IDを形成 する (第 6図 (A)参照)。 また、 LPSRなどの市販のソルダーレジストを用い てもよい。
(20) 次に、 ソルダーレジスト層 (有機樹脂絶縁層) 70を形成した基板を、 塩化ニッケル (2. 3 X 1 O-imo 1 Z 1 )、 次亞リン酸ナトリウム (2. 8 X 1 O-^o 1/1), クェン酸ナトリウム (1. 6X 10— imo l Z l ) を含む pH=4. 5の無電解ニッケルめっき液に 20分間浸漬して、 開口部 71U、 7 IDに厚さ 5 のニッケルめっき層 72を形成する。 さらに、 その基板を、 シ アン化金カリウム (7. 6X 10一3 mo 1/1)、 塩ィ匕アンモニゥム (1. 9X 10— 1 1)、 クェン酸ナトリウム (1. 2X 10— imo'l Z l ) 次亜リ ン酸ナトリウム (1. 7X 1 O-^o 1/1) を含む無電解めつき液に 8 Ot:の 条件で 7. 5分間浸漬して、 ニッケルめっき層 72上に厚さ 0. 03 ΓΠの金め つき層 74を形成することで、 バイァホール 161及び導体回路 159に半田パ ッド 75を形成する (第 6図 (B) 参照)。
(21) この後、 ソルダーレジスト層 70の開口部 71U、 7 IDに、 はんだべ 一ストを印刷して、 200°Cでリフローすることにより、 はんだバンプ(半田体) - 33-
7 6 U、 7 6 Dを形成する。 これにより、 半田バンプ 7 6 U、 7 6 Dを有するプ リント配線板 1 0を得ることができる (第 7図参照)。
次に、 上述した工程で完成したプリント配線板 1 0への I Cチップの載置およ び、 ドー夕ボードへの取り付けについて、 第図 8を参照して説明する。 完成した プリント配線板 1 0の半田バンプ 7 6 11に1 Cチップ 9 0の半田パッド 9 2が対 応するように、 I Cチップ 9 0を載置し、 リフローを行うことで I Cチップ 9 0 の取り付けを行う。 同様に、 プリント配線板 1 0の半田バンプ 7 6 Dにドー夕ボ —ド 9 5のパッド 9 4が対応するように、 リフローすることで、 ドー夕ボード 9 5ヘプリント配線板 1 0を取り付ける。
上述した樹脂フィルムには、 難溶性樹脂、 可溶性粒子、 硬化剤、 その他の成分 が含有されている。 それぞれについて以下に説明する。
本発明の製造方法において使用する樹脂フィルムは、 酸または酸化剤に可溶性 の粒子 (以下、 可溶性粒子という) が酸または酸化剤に難溶性の樹脂 (以下、 難 溶性樹脂という) 中に分散したものである。
なお、本発明で使用する 「難溶性」 「可溶性」 という語は、 同一の酸または酸化剤 からなる溶液に同一時間浸漬した場合に、 相対的に溶解速度の早いものを便宜上 「可溶性」 と呼び、 相対的に溶解速度の遅いものを便宜上 「難溶性」 と呼ぶ。 上記可溶性粒子としては、例えば、酸または酸化剤に可溶性の樹脂粒子(以下、 可溶性測旨粒子)、酸または酸化剤に可溶性の無機粒子(以下、可溶性無機粒子)、 酸または酸化剤に可溶性の金属粒子 (以下、 可溶性金属粒子) 等が挙げられる。. これらの可溶性粒子は、 単独で用いても良いし、 2種以上併用してもよい。 上記可溶性粒子の形状は特に限定されず、球状、破砕状等が挙げられる。また、 上記可溶性粒子の形状は、 一様な形状であることが望ましい。 均一な粗さの凹凸 を有する粗化面を形成することができるからである。
上記可溶性粒子の平均粒径としては、 0 . 1〜: L O mが ましい。 この粒径 の範囲であれば、 2種類以上の異なる粒径のものを含有してもよい。 すなわち、 平均粒径が 0 . 1〜 0 . 5 β mの可溶性粒子と平均粒径が 1〜 3 mの可溶性粒 子とを含有する等である。これにより、より複雑な粗化面を形成することができ、 導体回路との密着性にも優れる。なお、本発明において、可溶性粒子の粒径とは、 - 34 - 可溶性粒子の一番長い部分の長さである。
上記可溶性樹脂粒子としては、 熱硬化性樹脂、 熱可塑性樹脂等からなるものが 挙げられ、 酸あるいほ酸化剤からなる溶液に浸漬した場合に、 上記難溶性樹脂よ りも溶解速度が速いものであれば特に限定されない。
上記可溶性樹脂粒子の具体例としては、例えば、エポキシ樹脂、フエノール樹脂、 ポリイミド樹脂、 ポリフ X二レン樹脂、 ポリオレフイン樹脂、 フッ素樹脂等から なるものが挙げられ、 これらの樹脂の一種からなるものであってもよいし、 2種 以上の樹脂の混合物からなるものであってもよい。
また、 上記可溶性樹脂粒子としては、 ゴムからなる樹脂粒子を用いることもで きる。 上記ゴムとしては、 例えば、 ポリブタジエンゴム、 エポキシ変性、 ウレ夕 ン変性、 (メタ)ァクリロニトリル変性等の各種変性ポリブタジエンゴム、カルボ キシル基を含有した(メタ)ァクリロニトリル 'ブタジエンゴム等が挙げられる。 これらのゴムを使用することにより、 可溶性樹脂粒子が酸あるいは酸化剤に溶解 しゃすくなる。 つまり、 酸を用いて可溶性樹脂粒子を溶解する際には、 強酸 の酸でも溶解することができ、酸化剤を用いて可溶性樹脂粒子を溶解する際には、 比較的酸化力の弱い過マンガン酸塩でも溶解することができる。 また、 クロム酸 を用いた場合でも、 低濃度で溶解することができる。 そのため、 酸や酸化剤が樹 月旨表面に残留することがなぐ 後述するように、 粗化面形成後、 塩化パラジウム 等の触媒を付与する際に、 触媒が付与されなたかったり、 触媒が酸化されたりす ることがない。
上記可溶性無機粒子としては、 例えば、 アルミニウム化合物、 カルシウム化合 物、 カリウム化合物、 マグネシウム化合物およびケィ素化合物からなる群より選 択される少なくとも一種からなる粒子等が挙げられる。
上記アルミニウム化合物としては、 例えば、 ァリレミナ、 水酸化アルミニウム等 力 S挙げられ、 上記カルシウム化合物としては、 例えば、 炭酸カルシウム、 水酸化 カルシウム等が挙げられ、 上記カリウム化合物としては、 炭酸カリウム等が挙げ られ、 上記マグネシウム化合物としては、 マグネシア、 ドロマイト、 塩基性炭酸 マグネシウム等が挙げられ、 上記ケィ素化合物としては、 シリカ、 ゼォライト等 が挙げられる。 これらは単独で用いても良いし、 2種以上併用してもよい。 - 35 - 上記可溶性金属粒子としては、例えば、銅、 ニッケル、鉄、亜鉛、鉛、 金、銀、 アルミニウム、 マグネシウム、 カルシウムおよびケィ素からなる群より選択され る少なくとも一種からなる粒子等が挙げられる。 また、 これらの可溶性金属粒子 は、 絶縁性を確保するために、 表層が樹脂等により被覆されていてもよい。 上記可溶性粒子を、 2種以上混合して用いる場合、 混合する 2種の可溶性粒子 の組み合わせとしては、 樹脂粒子と無機粒子との組み合わせが望ましい。 両者と も導電性が低くいため樹脂フィルムの絶縁性を確保することができるとともに、 難溶性樹脂との間で熱膨張の調整が図りやすぐ 棚旨フィルムからなる層間樹月旨 絶椽層にクラックが発生せず、 層間樹脂絶縁層と導体回路との間で剥離が発生し ないからである。
上記難溶性樹脂としては、 層間樹脂絶縁層に酸または酸化剤を用いて粗化面を 形成する際に、粗ィ匕面の形状を保持できるものであれば特に限定されず、例えば、 I»化性樹脂、 熱可塑性樹脂、 これらの複合体等が挙げられる。 また、 これらの 樹脂に感光性を付与した感光性樹脂であってもよい。 感光性樹脂を用いることに より、 層間樹脂絶縁層に露光、 現像処理を用いてバイァホール用開口を形成する ことできる。
これらのなかでは、 »化性樹脂を含有しているものが ましい。それにより、 めっき液あるいは種々の加熱処理によっても粗化面の形状を保持することができ るからである。
上記難溶性樹脂の具体例としては、 例えば、 エポキシ樹脂、 フエノール樹脂、 フエノキシ樹脂、 ポリイミド樹脂、 ポリフエ二レン樹脂、 ポリオレフイン樹脂、 フッ素樹脂等が挙げられる。 これらの樹脂は単独で用いてもよいし、 2種以上を 併用してもよい。
さらには、 1分子中に、 2個以上のエポキシ基を有するエポキシ樹脂がより望ま しい。 前述の粗ィ匕面を形成することができるばかりでなく、 耐熱性等にも優れて るため、 ヒートサイクル条件下においても、 金属層に応力の集中が発生せず、 金 属層の剥離など力起きにくいからである。
上記エポキシ樹脂としては、 例えば、 クレゾールノポラック型エポキシ樹脂、 ビスフエノール A型エポキシ樹脂、 ビスフエノール F型エポキシ樹月旨、 フエノー - 36 - ルノボラック型エポキシ樹脂、 アルキルフエノ一ルノボラック型エポキシ樹脂、 ビフエノール F型エポキシ樹脂、 ナフ夕レン型エポキシ樹脂、 ジシクロペン夕ジ ェン型エポキシ樹脂、 フエノール類とフェノール性水酸基を有する芳香族アルデ ヒドとの縮合物のエポキシ化物、 卜リグリシジルイソシァヌレート、 脂環式ェポ キシ樹脂等が挙げられる。 これらは、 単独で用いてもよく、 2種以上を併用して もよい。 それにより、 耐熱性等に優れるものとなる。
本発明で用いる樹脂フィルムにおいて、 上記可溶性粒子は、 上記難溶性樹脂中 にほぼ均一に分散されていること力望ましい。 均一な粗さの凹凸を有する粗化面 を形成することができ、 樹脂フィルムにバイァホールやスルーホールを形成して も、 その上に形成する導体回路の金属層の密着性を確保することができるからで ある。 また、 粗ィ匕面を形成する表層部だけに可溶性粒子を含有する樹脂フィルム を用いてもよい。 それによつて、 樹脂フィルムの表層部以外は酸または酸化剤に さらされることがないため、 層間翩旨纖層を介した導体回路間の纖性が確実 に保たれる。
上記樹脂フィルムにおいて、 難溶性棚旨中に分散している可溶性粒子の配合量 は、 樹脂フィルムに対して、 3〜4 0重量%が望ましい。 可溶性粒子の配合量が 3重量%未満では、 所望の凹凸を有する粗化面を形成することができない場合が あり、 4 0重量%を超えると、 酸または酸化剤を用いて可溶性粒子を溶解した際 に、 樹脂フィルムの深部まで溶解してしまい、 樹脂フィルムからなる層間樹脂絶 縁層を介した導体回路間の糸縁性を維持できず、 短絡の原因となる場合がある。 上記樹脂フィルムは、 上記可溶性粒子、 上記難溶性樹脂以外に、 硬化剤、 その 他の成分等を含有していることが望ましい。
上記硬化剤としては、 例えば、 イミダゾール系硬化剤、 アミン系硬化剤、 グァ 二ジン系硬化剤、 これらの硬化剤のエポキシァダクトゃこれらの硬化剤をマイク 口カプセル化したもの、 トリフエニルホスフィン、 テトラフエニルホスフォニゥ ム ·テトラフエ二ルポレート等の有機ホスフィン系化合物等が挙げられる。 上記硬化剤の含有量は、 樹脂フィルムに対して 0. 0 5〜1 0重量%でぁるこ とが ましい。 0. 0 5重量%未満では、 樹脂フィルムの硬化が不十分であるた め、 酸や酸化剤が樹脂フィルムに侵入する度合いが大きくな.り、 樹脂フィルムの - 37-
,性が損なわれることがある。 一方、 1 0重量%を超えると、 過剰な硬化剤成 分力樹脂の組成を変性させることがあり、 信頼性の低下を招いたりしてしまうこ と力 Sある。
上記その他の成分としては、 例えば、 粗ィヒ面の形成に影響しない無機化合物あ るいは樹脂等のフィラーが挙げられる。 上記無機化合物としては、 例えば、 シリ 力、 アルミナ、 ドロマイト等が挙げられ、 上記樹脂としては、 例えば、 ポリイミ ド樹脂、 ポリアクリル樹脂、 ポリアミドイミド樹脂、 ポリフエ二レン樹脂、 メラ ニン樹脂、 ォレフィン系樹脂等が挙げられる。 これらのフイラ一を含有させるこ とによって、 熱膨脹係数の整合や耐熱性、 耐薬品性の向上などを図りプリント配 線板の性能を向上させることができる。
また、 上記樹脂フィルムは、 溶剤を含有していてもよい。 上記溶剤としては、 例えば、 アセトン、 メチルェチルケトン、 シクロへキサノン等のケトン類、 酢酸 ェチル、 酢酸プチル、 セロソルブアセテートやトルエン、 キシレン等の芳香族炭 化水素等が挙げられる。 これらは単独で用いてもよいし、 2種類以上併用しても よい。
(第 1実施形態の第 1改変例)
引き続き、 本発明の第 1実施形態の第 1改変例に係るプリント配線板 1 1 0に ついて、 第 1 5図を参照して説明する。 上述した第 1実施形態では、 B GAを配 設した場合で説明した。 第 1実施形態の第 1改変例では、 第 1実施形態とほぼ同 様であるが、 第 1 5図に示すように導電性接続ピン 9 6を介して接続を取る P G A方式に構成されている。
引き続き、第 1 5図を参照して上述したプリント配線板の製造方法について、 第 9図〜第 1 5図を参照して説明する。
( 1 ) 先ず、 エポキシ樹脂を含浸させたプリプレク 3 3を 4枚積層してなる積層 板 3 1 aに、 チップコンデンサ収容用の通孔 3 7 aを形成する。 また、 その一方 で、 プリプレク 3 3を 2枚積層してなる積層板 3 1 bを用意する (第 9図 (A) 参照)。 ここで、 プリプレク 3 3としては、 エポキシ以外にも、 B T、 フエノール 樹脂、 あるいはガラスクロスなどの強化材を含有したものを用い得る。
チップコンデンサ収容用の通孔 3 7 aを広く形成することにより、 後述するェ - 38- 程で、 複数個のチップコンデンサ 2 0を確実に凹部 3 7に収容することが可能と なる。
( 2 ) 次に、 積層板 3 1 aと積層板 3 l bとを圧着し、 加熱して硬化させること で、 複数個のチップコンデンサ 2 0を収容可能な凹部 3 7を備えた、 コア基板 3 1を形成する (第 9図 (B) 参照)。
( 3 ) そして、 凹部 3 7のコンデンサ配設位置に印刷機を用いて接着材料 3 4を 塗布する。 その後、 凹部 3 7内に複数個のセラミックから成るチップコンデンサ 2 0を接着材料 3 4を介して収容する (第 9図(C)参照)。 ここで、複数個のチ ップコンデンサ 2 0を凹部 3 7内に配設することにより、 複数個のチップコンデ ンサ 2 0の高さが揃うので、コア基板 3 1を平滑にすることが可能となる。また、 凹部 3 7は広く形成されているため、 チップコンデンサ 2 0の位置決め力正確に でき、 また高密度で配置できる。 よって、 コア基板上に樹脂層を均一の厚みに形 成でき、 後述するようにコア基板 3 1の上にバイァホールを適切に形成すること ができるので、 プリント配線板の不良品発生率を低下させることが可能となる。 (4) そして、 複数個のチップコンデンサ 2 0の上面が同じ高さになるように、 チップコンデンサ 2 0の上面を押すもしくは叩いて高さを揃える。 (第 9図 (D) 参照)。この工程により、複数個のチップコンデンサ 2 0を凹部 3 7内に配設した 際に、 複数個のチップコンデンサ 2 0の大きさにばらつきがあっても、 高さを揃 えることができ、 コア 3 1基板を平滑にすることができる。
( 5 )その後、凹部 3 7内のチップコンデンサ 2 0間に、熱硬化性樹脂を充填し、 加 »化して樹脂層 3 6を形成する (第 1 0図(A)参照)。 このとき、 化性 樹脂としては、 エポキシ、 フエノール、 ポリイミド、 トリアジンが好ましい。 こ れにより、 凹部 3 7内のチップコンデンサ 2 0を固定することができる。
( 6 ) さらに、 その上から前述したエポキシ系樹脂もしくはポリオレフイン系樹 脂を印刷機を用いて塗布し樹脂絶縁層 4 0を形成する (第 1 0図(B)参照)。な お、 樹脂を塗布する代わりに、 樹脂フィルムを貼り付けてもよい。
( 7 ) 次に、 露光'現像処理又はレーザにより樹脂腿層 4 0にバイァホール用 開口 4 8を形成する (第 1 0図(C)参照)。そして、 樹脂層 3 6にドリルまたは レーザにより、 スルーホール用の通孔 4 6 aを形成し、 加熱硬化する (第 1 0図 -39-
(D) 参照)。
(8) そして、 基板 31にパラジウム触媒を付与してから、 無電解めつき液にコ ァ基板を浸漬し、均一に無電解めつき膜 53を析出させる(第 11図(A)参照)。 ここでは、 無電解めつきを用いているが、 スパッ夕により、 銅、 ニッケル等の金 属層を形成してもよい。 また、 場合によってはスパッ夕で形成した後に、 無電解 めっき膜を形成させてもよい。
(9) その後、 無電解めつき膜 53の表面に感光性ドライフィルムを貼り付け、 マスクを載置して、露光'現像処理し、所定パターンのレジスト 54を形成する。 そして、 電解めつき液にコア基板 31を浸漬し、 無電解めつき膜 53を介して電 流を流し電解めつき膜 56を析出させる (第 11図 (B) 参照)。
(10) 上記工程の後、 レジスト 54を 5%の N a〇Hで剥離した後、 レジスト 54下の無電解めつき膜 53を硫酸と過酸化水素混合液でエッチングをして除去 し、 無電解めつき膜 53と電解銅めつき膜 56からなる導体回路 58 (バイァホ —ル 60を含む) 及びスルーホール 46を形成する。 ここで、 スルーホール 46 を形成することにより、 チップコンデンサ 20を信号線が通過しないので、 高誘 電体によるインピーダンス不連続による反射及び高誘電体通過による伝搬遅延が 発生しなくなる。
(11) そして、 基板 31を水洗、 酸性脱脂した後、 ソフトエッチングし、 次い で、 エッチング液を基板 31の両面にスプレイで吹きつけて、 導体回路 58の表 面とスルーホール 46のランド表面と内壁とをエッチングして、 導体回路 58の 全表面に粗化面 58ひを形成する(第 11図(C)参照)。エッチング液としては、 イミダゾール銅 (I I) 錯体 10重量部、 グリコール酸 7重量部、 塩化カリウム 5重量部からなるエッチング液(メック社製、メックエッチポンド)を使用する。
(12)次に、 ビスフエノール F型エポキシモノマー(油ィ匕シェル社製、分子量: 310、 YL983U) 100重量部、 表面にシランカップリング剤がコ一ティ ングされた平均粒径が 1. 6 mで、最大粒子の直径が 15 ΠΊ以下の S i〇2球 状粒子 (アドテック社製、 CRS 1101-CE) 170重量部およびレペリ ング剤 (サンノプコ社製 ペレノール S4) 1. 5重量部を容器にとり、 攪拌混 合することにより、 その粘度が 23± 1でで 45〜49Pa · sの樹脂充填剤 6 -40-
2を調製する。 なお、 硬化剤として、 イミダゾール硬化剤 (四国化成社製、 2E 4MZ-CN) 6. 5重量部を用いた。
その後、 スルーホール 46内に樹脂充填剤 62を充填して、 乾燥する (第 11 図 (D) 参照)。
(13) 次に、 ビスフエノール A型エポキシ樹脂 (エポキシ当量 469, 油化シ エルエポキシ社製ェピコート 1001) 30重量部、 クレゾールノポラック型ェ ポキシ樹脂 (エポキシ当量 215, 大日本インキ化学工業社製 ェピクロン N— 673) 40重量部、 卜リアジン構造含有フエノールノボラック樹脂 (フエノー ル性水酸基当量 120, 大日本インキ化学工業社製 フエノライト KA— 705 2) 30重量部をェチルジグリコールアセテート 20重量部、 ソルベントナフサ 20重量部に攪拌しながら加熱溶解させ、 そこへ末端エポキシ化ポリブタジエン ゴム (ナガセ化成工業社製 デナレックス R— 45EPT) 15重量部と 2—フ ェニル—4、 5_ビス (ヒドロキシメチル) イミダゾール粉砕品 1. 5重量部、 微粉碎シリカ 2重量部、 シリコン系消泡剤 0. 5重量部を添加しエポキシ樹脂組 成物を調製する。
得られたエポキシ樹脂組成物を厚さ 38 mの PETフィルム上に乾燥後の厚 さが 50 mとなるようにロールコ一夕一を用いて塗布した後、 80〜120 で 10分間乾燥させることにより、 層間樹脂絶縁層用樹脂フィルムを作製する。
(14)基板の両面に、 (13)で作製した基板 31より少し大きめの層間樹脂絶 縁層用樹脂フィルムを基板 31上に載置し、圧力 4kg f/cm2, ¾80 、 圧着時間 10秒の条件で仮圧着して裁断した後、 さらに、 以下の方法により真空 ラミネ一夕一装置を用いて貼り付けることにより層間樹脂絶縁層 50を形成する (第 12図 (A)参照)。 すなわち、 層間樹脂絶縁層用樹脂フィルムを基板 31上 に、 真空度 0. 5To r r、 圧力 4kg f /cm2 、 温度 80 、 圧着時間 60 秒の条件で本圧着し、 その後、 170 で 30分間熱硬ィ匕させる。
(15) 次に、 層間樹脂絶縁層 50上に、 厚さ 1. 2mmの貫通孔 47 aが形成 されたマスク 47を介して、 波長 10. 4 mの C〇2 ガスレーザにて、 ビーム 径 4. 0mm, トップハットモード、 パルス幅 8. 0 秒、 マスクの貫通孔の径 1 , 0 mm、 1ショットの条件で層間樹脂絶縁層 50に、 直径 80 mのバイァ -41- ホール用開口 148を形成する (第 12図 (B) 参照)。
(16) バイァホール用開口 148を形成した基板 31を、 60 gZlの過マン ガン酸を含む 80 の溶液に 10分間浸漬し、 層間樹脂絶縁層 50の表面に存在 するエポキシ榭脂粒子を溶解除去することにより、 バイァホール用開口 148の 内壁を含む層間樹脂絶縁層 50の表面を粗化面 50 αとする (第 12図 (C) 参 照)。 酸あるいは酸化剤によって粗化処理を施してもよい。 また、 粗化層は、 0. l〜5 zmが望ましい。
(17) 次に、 上記処理を終えた基板 31を、 中和溶液 (シプレイ社製) に浸漬 してから水洗いする。 さらに、 粗面化処理 (粗化深さ 3/zm) した該基板 31の 表面に、 パラジウム触媒を付与することにより、 眉間樹脂絶縁層 50の表面およ びバイァホール用開口 148の内壁面に触媒核を付着させる。
(18) 次に、 以下の組成の無電解銅めつき水溶液中に基板を浸漬して、 粗化面 50 α全体に厚さ 0. 6〜3. 0 mの無電解銅めつき膜 153を形成する (第 12図 (D) 参照)。
〔無電解めつき水溶液〕
N i S04 0. 003 mo 1 / 1
酒石酸 0. 200 mo 1 /
硫酸銅 0. 030 mo 1 /
HCHO 0. 050 mo 1 /
NaOH 0, 100 mo 1 Z
ひ、 ' —ビピリジリレ 40 mg/
ポリエチレングリコール (PEG) 0. 10 §/
〔無電解めつき条件〕
351の液温度で 40分
(19) 市販の感光性ドライフィルムを無電解銅めつき膜 153に貼り付け、 マ スクを載置して、 10 OmJZcm2で露光し、 0. 8%炭酸ナトリウム水溶液 で現像処理することにより、 厚さ 30 のめつきレジスト 154を設ける (第 13図 (A) 参照)。
(20)次いで、基板 31を 50での水で洗浄して脱脂し、 25での水で水洗後、 —42 - さらに硫酸で洗浄してから、 以下の条件で電解めつきを施し、 厚さ 20 mの電 解銅めつき膜 156を形成する (第 13図 (B) 参照)。
〔電解めつき水溶液〕
硫酸 2. 24 mo 1 / 1
硫酸銅 0. 26 mo 1 / 1
添加剤 19. 5 m 1 1 '
(アトテックジャパン社製、 カパラシド HL)
〔電解めつき条件〕
電流密度 1 A/dm2
時間 65 分
温度 22 ± 2 °C
(21) めっきレジスト 154を 5 %N a OHで剥離除去した後、 そのめつきレ ジスト 154下の無電解銅めつき膜 153を硫酸と過酸化水素の混合液でエッチ ング処理して溶解除去し、 無電解銅めつき膜 153と電解銅めつき膜 156から なる厚さ 18 zmの導体回路 158 (バイァホール 161を含む) を形成する。 その後、 (11)と同様の処理を行い、第二銅錯体と有機酸とを含有するエツチン グ液によって、 粗化面 158 αを形成する (第 13図 (C) 参照)。
(22) 続いて、 上記 (14) 〜 (21) の工程を繰り返すことにより、 さらに 上層の層間樹脂腿層 150及び導体回路 159 (バイァホール 161を含む) を形成する (第 13図 (D) 参照)。
(23) 次に、 第 1実施形態と同様に調整したソルダーレジスト組成物 (有機樹 脂絶縁材料) を得る。
(24)次に、多層配線基板の両面に、 (23)で調製したソルダーレジス卜組成 物を 20 の厚さで塗布する。その後、乾燥処理を行った後、紫外線で露光し、 DMTG溶液で現像処理し、 200 の直径の開口 71 U、 71 Dを形成する。 そして、 加熱処理を行ってソルダーレジスト組成物を硬化させ、 開口 71U、 7 IDを有する、 厚さ 20 mのソルダーレジスト層 70を形成する (第 14図
(A)参照)。上記ソルダーレジスト組成物としては、市販のソルダーレジスト組 成物を使用することもできる。 一 43—
(25) 次に、 ソルダーレジスト層 70を形成した基板を、 第 1実施形態と同様 の無電解ニッケルめっき液に浸漬して、 開口部 71U、 710に厚さ5 11のニ ッケルめっき層 72を形成する。 さらに、 その基板を第 1実施形態と同様の無電 解金めつき液に浸漬して、 ニッケルめっき層 72上に、 厚さ 0. 03 zxmの金め つき層 74を形成する (第 14図 (B) 参照)。
(26) この後、 基板の I Cチップを載置する面のソルダーレジスト層 70の開 口 71 Uにスズ—鉛を含有する半田ペーストを印刷する。 さらに、 他方の面の開 口部 71D内に導電性接着剤 97として半田ペーストを印刷する。 次に、 導電性 接続ピン 96を適当なピン保持装置に取り付けて支持し、 導電性接続ピン 96の 固定部 98を開口部 71D内の導電性接着剤 97に当接させる。 そしてリフロー を行い、 導電性接続ピン 96を導電性接着剤 97に固定する。 また、 導電性接続 ピン 96の取り付け方法としては、 導電性接着剤 97をポール状等に形成したも のを開口部 71D内に入れる、 あるいは、 固定部 98に導電性接着剤 97を接合 させて導電性接続ピン 96を取り付け、 その後にリフローさせてもよい。
その後、 プリント配線板 110の開口 71 U側の半田バンプ 76 Uに I Cチッ プ 90の半田パッド 92が対応するように、 I Cチップ 90を載置し、 リフ口一 を行うことで I Cチップ 90の取り付けを行う (第 15図参照)。
(第 1実施形態の第 2改変例)
引き続き、 第 1実施形態のプリント配線板の第 2改変例に係る製造方法につ いて、 第 16図を参照して説明する。
(1) 先ず、 エポキシ樹脂を含浸させたプリプレク 33を 4枚積層して硬化させ た積層板 31 aに、 チップコンデンサ収容用の通孔 37 aを形成する。 一方で、 '未硬化のプリプレダ 33からなるシート 31 cと、 プリプレク 33を硬化してな る板 3 l bとを用意する (第 16図 (A) 参照)。
(2) 次に、 積層板 31 aと板 31 bとをシート 31 cにより圧着し、 凹部 37 を備えた基板 31を形成する (第 16図 (B〉 参照)。
(3) そして、 複数個のセラミックから成るチップコンデンサ 20を未硬化のプ リプレダ 33からなるシート 31 c上に収容する (第 16図 (C) 参照)。
(4) そして、 複数個のチップコンデンサ 20の上面が同じ高さになるように、 -44- チップコンデンサ 2 0の上面を押す、もしくは叩いて高さを揃える(第 1 6図(D) 参照)。その後、加熱して未硬化のプリプレダ 3 3を硬ィ匕させるコア基板 3 1を形 成する。 以下の工程は、 第 9図〜第 1 5図を参照して上述した第 1改変例と同様 であるため、 説明を省略する。 、
(第 1実施形態の第 3改変例) '
引き続き、第 1実施形態の第 3改変例に係るプリント配線板の構成について第 1 8図を参照して説明する。
この第 3改変例のプリント配線板の構成は、上述した第 1実施形態とほぼ同様で ある。但し、 コア基板 3 0への収容されるチップコンデンサ 2 0が異なる。第 1 8 図は、 チップコンデンサの平面図を示している。第 1 8図 (A) は、 多数個取り用 の裁断前のチップコンデンサを示し、 図中で一点鎖線は、裁断線を示している。上 述した第 1実施形態のプリント配線板では、第 1 8図(B) に平面図を示すように チップコンデンサの側縁に第 1電極 2 1及び第 2電極 2 2を配設してある。第 1 8 図(C) は、 第 3改変例の多数個取り用の裁断前のチップコンデンサを示し、 図中 で一点鎖線は、裁断線を示している。第 3改変例のプリント配線板では、第 1 8図 (D)に平面図を示すようにチップコンデンサの側縁の内側に第 1電極 2 1及び第 2電極 2 2を配設してある。
この第 3改変例のプリント配線板では、外縁の内側に電極の形成されたチップコ ンデンサ 2 0を用いるため、容量の大きなチップコンデンサを用いることができる。 引き続き、第 3改変例の第 1別例に係るプリント配線板第 1 9図を参照して説明 する。
第 1 9図は、第 1別例に係るプリント配線板のコア基板に収容されるチップコン デンサ 2 0の平面図を示している。上述した第 1実施形態では、複数個の小容量の チップコンデンサをコア基板に収容したが、第 1別例では、大容量の大判のチップ コンデンサ 2 0をコア基板に収容してある。 ここで、 チップコンデンサ 2 0は、第 1電極 2 1と第 2電極 2 2と、誘電体 2 3と、第 1電極 2 1へ接続された第 1導電 膜 2 4と、第 2電極 2 2側に接続された第 2導電膜 2 5と、第 1導雜2 4及び第 2導電膜 2 5へ接続されていないチップコンデンサの上下面の接続用の電極 2 7 -45 -
とから成る。この電極 2 7を介して I Cチップ側とド一タボード側とが接続されて いる。
この第 1改変例のプリント配線板では、大判のチップコンデンサ 2 0を用いるた め、容量の大きなチップコンデンサを用いることができる。 また、大判のチップコ ンデンサ 2 0を用いるため、ヒートサイクルを繰り返してもプリント配線板に反り が発生することがない。
第 2 0図を参照して第 2別例に係るプリント配線板について説明する。第 2 0図 (A) は、 多数個取り用の裁断前のチップコンデンサを示し、 図中で一点鎖線は、 通常の裁断線を示し、第 2 0図(B)は、チップコンデンサの平面図を示している。 第 2 0図(B) に示すように、 この第 2別例では、 多数個取り用のチップコンデン サを複数個 (図中の例では 3枚) 連結させて大判で用いている。
この第 2別例では、大判のチップコンデンサ 2 0を用いるため、容量の大きなチ ップコンデンサを用いることができる。また、大判のチップコンデンサ 2 0を用い るため、ヒートサイクルを繰り返してもプリント配線板に反りが発生することがな い。
上述した実施形態では、チップコンデンサをプリント配線板に内蔵させたが、チ ップコンデンザの代わりに、セラミック板に導電体膜を設けてなる板状のコンデン サを用いることも可能である。
(第 1実施形態の第 4改変例)
引き続き、本発明の 1実施形態の第 4改変例に係るプリント配線板について、 第 2 1図を参照して説明する。 上述した第 1実施形態では、 コア基板 3 0に収容 されるチップコンデンサ 2 0のみを備えていたが、 第 4改変例では、 表面に大容 量のチップコンデンサ 1 2 0が実装されている。
I Cチップは、 瞬時的に大電力を消費して複雑な演算処理を行う。 ここで、 I Cチップ側に大電力を供給するために、 本実施形態では、 プリント配線板に電源 用のチップコンデンサ 2 0及びチップコンデンサ 1 2 0を備えてある。 このチッ プコンデンサによる効果について、 第 2 2図を参照して説明する。
第 2 2図は、縦軸に I Cチップへ供給される電圧を、横軸に時間を取ってある。 一 46— ここで、 二点鎖線 Cは、 電源用コンデンサを備えないプリント配線板の電圧変動 を示している。 電源用コンデンサを備えない場合には、 大きく電圧が減衰する。 破線 Aは、 表面にチップコンデンサを実装したプリント配線板の電圧変動を示し ている。 上記二点鎖線 Cと比較して電圧は大きく落ち込まないが、 ループ長さが 長くなるので、 律速の電源供給が十分に行えていない。 即ち、 電力の供給開始時 に電圧が降下している。 また、 二点鎖線 Bは、 第 8図を参照して上述したチップ コンデンサを内蔵するプリント配線板の電圧降下を示している。 ループ長さは短 縮できているが、 コア基板 3 0に容量の大きなチップコンデンサを収容すること ができないため、 電圧が変動している。 ここで、 実線 Eは、 第 2 1図を参照して 上述したコア基板内のチップコンデンサ 2 0を、 また表面に大容量のチップコン デンサ 1 2 0を実装する第 4改変例のプリント配線板の電圧変動を示している。 I Cチップの近傍にチップコンデンサ 2 0を、 また、 大容量 (及び相対的に大き なインダクタンス) のチップコンデンサ 1 2 0を備えることで、 電圧変動を最小 に押さえている。
ここで、 第 1実施形態のプリント配線板について、 コア基板内に埋め込んだチ ップコンデンサ 2 0のインダクタンスと、 プリント配線板の裏面 (ドー夕ボード 側の面) に実装したチップコンデンサのィンダク夕ンスとを測定した値を以下に 示す。
コンデンサ単体の場合
埋め込み形 1 3 7 pH
裏面実装形 2 8 7 pH コンデンサを 8個並列に接続した場合
埋め込み形 6 0 pH
裏面実装形 7 2 pH 以上のように、 コンデンサを単体で用いても、 容量を増大させるため並列に接 続した場合にも、 チップコンデンサを内蔵することでインダク夕ンスを低減でき る。 一 47. 次に、 信頼性試験を行った結果について説明する。 ここでは、 第 1実施形態の プリント配線板において、 1個のチップコンデンザの静電容量の変化率を測定し た。
(測定周波数 100Hz) (測定周波数 1kHz)
Steam 168時間: 0. 3% 0. 4¾
HAST 100時間: - 0. 9¾ - 0. 9%
TS l OOOcyc l es : 1. 1% 1. 3¾
Steam試験は、 蒸気に当て湿度 1 0 0 %に保った。 また、 HA S T試験では、 相対湿度 1 0 0 %、 印加電圧 1 . 3 V、 温度 1 2 1 で 1 0 0時間放置した。 T S試験では、 — 1 2 5 で 3 0分、 5 5でで 3 0分放置する試験を 1 0 0 0回線 り返した。
上記信頼性試験において、 チップコンデンサを内蔵するプリント配線板におい ても、 既存のコンデンサ表面実装形と同等の信頼性が達成できていることが分か つた。 また、 上述したように、 T S試験において、 セラミックから成るコンデン サと、 樹脂からなるコア基板 3 0及び樹脂糸緣層 4 0の熱膨張率の違いから、 内 部応力が発生しても、 チップコンデンサ 2 0の第 1電極 2 1、 第 2電極 2 2とバ ィァホール 6 0との間に断線、 チップコンデンサ 2 0と樹脂絶縁層 4 0との間で 剥離、 樹脂纖層 4 0にクラック力発生せず、 長期に渡り高い信頼性を達成でき ることが判明した。
第 1実施形態では上述したように、 広く凹部を形成し、 複数個のコンデンサを 凹部に収容するため、ザダリ加工の精度が低くても確実に複数個のコンデンサを、 正確に位置決めしてコア基板内に高密度で配設することが可能となる。 また、 凹 部内に複数個のコンデンサを載置するため、 複数個のコンデンサの高さが揃うの で、 コンデンサ上の絶縁層を均一の厚みにすることができる。 よって、 バイァホ ールおよび導体回路を適切に形成することができるので、 プリント配線板の不良 品発生率を低下させることができる。
コア基板とコンデンサの間に樹脂が充填されているので、 コンデンサなどが -48- 因する応力が発生しても緩和されるし、 マイグレーションの発生がない。 そのた めに、 コンデンサの電極とバイァホールの接続部への剥離や溶解などの影響がな い。
そのために、 信頼性試験を実施しても所望の性能を保つことができるのである。 また、 コンデンサを銅によって被覆されている場合にも、 マイグレーションの発 生を防止することができる。
(第 2実施形態)
先ず、 本発明の第 2実施形態に係るプリント配線板の構成について第 2 9図、 第 3 0図を参照して説明する。第 2 9図は、プリント配線板 2 1 0の断面を示し、 第 3 0図は、第 2 9図に示すプリント配線板 2 1 0に I Cチップ 2 9 0を搭載し、 ドー夕ポ一ド 2 9 4側へ取り付けた状態を示している。
第 2 9図に示すようにプリント配線板 2 1 0は、 チップコンデンサ 2. 2 0と、 チップコンデンサ 2 2 0を収容するコア基板 2 3 0と、ビルドアップ層 2 8 0 A、 2 8 0 Bを構成する層間樹脂絶縁層 2 5 0とからなる。 コア基板 2 3 0は、 コン デンサ 2 2 0を収容する収容層 2 3 0 aと接続層 2 4 0とからなる。 接続層 2 4 0には、 バイァホール 2 6 0及び導体回路 2 5 8が形成され、 層間樹脂絶縁層 2 5 0には、 バイァホール 3 6 0及び導体回路 3 5 8が形成されている。 本実施形 態では、 ビルドアップ層が 1層の層間樹脂&縁層 2 5 0からなるが、 ビルドアッ プ層は、 複数の層間樹脂絶縁層からなることができる。
第 3 0図に示すように上側のビルドアップ層 2 8 O Aのバイァホール 3 6 0に は、 I Cチップ 2 9 0のパッド 2 9 2 S 1、 2 9 2 S 2、 2 9 2 P 1 , 2 9 2 P 2へ接続するためのバンプ 2 7 6が形成されている。 一方、 下側のビルドアップ 層 2 8 0 Bのバイァホール 3 6 0には、ドー夕ボード 2 9 4のパッド 2 9 5 S 1、 2 9 5 S 2、 2 9 5 P 1、 2 9 5 P 2へ接続するためのバンプ 2 7 6が配設され ている。 コア基板 2 3 0にはスルーホール 2 4 6が形成されている。
チップコンデンサ 2 2 0は、 第 1 7図 (A) に示すように第 1電極 2 2 1と第 2電極 2 2 2と、 該第 1、 第 2電極に挟まれた誘電体 2 3とから成り、 該誘電体 2 3には、 第 1電極 2 2 1側に接続された第 1導電膜 2 4と、 第 2電極 2 2 2側 一 49一 に接続された第 2導電腠 2 5とが複数枚対向配置されている。 第 1電極 2 2 1と 第 2電極 2 2 2の表面には、 銅めつき等の金属被覆を被せることが ましい。 導 電性接着剤 2 3 4との電気接続性を改善でき、 また、 マイグレーションの発生を 防止できるからである。
第 3 0図中に示す I Cチップ' 2 9 0の信号用のパッド 2 9 2 S 2は、 バンプ 2 7 6—導体回路 3 5 8 _バイァホール 3 6 0—スルーホール 2 4 6—バイァホー ル 3 6 0—バ プ 2 7.6を介して、 ド一夕ボード 2 9 4の信号用のパッド 2 9 5 S 2に接続されている。一方、 I Cチップ 2 9 0の信号用のパッド 2 9 2 S 1は、 バンプ 2 7 6—バイァホール 3 6 0—スルーホール 2 4 6—バイァホール 3 6 0 一バンプ 2 7 6を介して、 ドー夕ボ一ド 2 9 4の信号用のパッド 2 9 5 S 1に接 続されている。
I Cチップ 2 9 0の電源用パッド 2 9 2 P 1は、 バンプ 2 7 6一バイァホール 3 6 0—導体回路 2 5 8 _バイァホール 2 6 0を介してチップコンデンサ 2 2 0 の第 1電極 2 2 1へ接続されている。 一方、 ドー夕ボード 2 9 4の電源用パッド 2 9 5 P 1は、 バンプ 2 7 6—バイァホール 3 6 0—スルーホール 2 4 6—導体 回路 2 5 8—バイァホール 2 6 0を介してチップコンデンサ 2 2 0の第 1電極 2 2 1へ接続されている。
I Cチップ 2 9 0の電源用パッド 2 9 2 P 2は、 バンプ 2 7 6一バイァホール 3 6 0—導体回路 2 5 8—バイァホール 2 6 0を介してチップコンデンサ 2 2 0 の第 2電極 2 2 2へ接続されている。 一方、 ドータポ一ド 2 9 4の電源用パッド 2 9 5 P 2は、 バンプ 2 7 6—バイァホール 3 6 0—スルーホール 2 4 6—導体 回路 2 5 8—バイァホール 2 6 0を介してチップコンデンサ 2 2 0の第 2電極 2 2 2へ接続されている。
本実施形態のプリント配線板 2 1 0では、 I Cチップ 2 9 0の直下にチップコ ンデンサ 2 2 0を配置するため、 I Cチップとコンデンサとの距離が短くなり、 電力を瞬時的に I Cチップ側へ供給することが可能になる。 即ち、 ループインダ クタンスを決定するループ長さを短縮することができる。
更に、 チップコンデンサ 2 2 0とチップコンデンサ 2 2 0との間にスルーホー ル 2 4 6を設け、 チップコンデンサ 2 2 0を信号線が通過しない。 このため、 コ - 50- ンデンサを通過させた際に発生する高誘電体によるインピーダンス不連続による 反射、 及び、 高誘電体通過による伝搬遅延を防ぐことができる。
また、 プリント配線板の裏面側に接続される外部基板 (ドー夕ボード) 2 9 4 とコンデンサ 2 2 0の第 1電極 2 2 1, 第 2電極 2 2 2とは、 I Cチップ側の接 続層 2 4 0に設けられたバイァホール 2 6 0及びコア基板 2 3 0に形成されたス ルーホール 2 4 6を介して接続される。 即ち、 心材を備え加工が困難な収容層 2 3 0 aに通孔を形成してコンデンサの端子と外部基板とを直接接続しないため、 接続信頼性を高めることができる。
本実施形態では、 第 1 7図 (A) に示すようにチップコンデンサ 2 2 0のセラ ミックから成る誘電体 2 3の表面には粗化層 2 3 αが設けられている。このため、 セラミックから成るチップコンデンサ 2 2 0と樹脂からなる接続層 2 4 0との密 着性が高く、 ヒートサイクル試験を実施しても界面での接続層 2 4 0の剥離力発 生することがない。 この粗ィ匕層 2 3 αは、 焼成後に、 チップコンデンサ 2 2 0の 表面を研磨することにより、 また、 焼成前に、 粗化処理を施すことにより形成で きる。 なお、 本実施形態では、 コンデンサの表面に粗化処理を施し、 樹脂との密 着性を高めたが、 この代わりに、 コンデンサの表面にシランカップリング処理を 施すことも可能である。
また、 本実施形態では、 第 2 9図に示すようにコア基板 2 3 0のキヤビティ 2 3 2の側面とチップコンデンサ 2' 2 0との間に樹脂層 2 3 6を介在させてある。 ここで、 樹脂層 2 3 6の熱膨張率を、 コァ基板 2 3 0及び接続層 2 4 0よりも小 さく、 即ち、 セラミックからなるチップコンデンサ 2 2 0に近いように設定して ある。 このため、 ヒートサイクル試験において、 コア基板及び接続層 2 4 0とチ ップコンデンサ 2 2 0との間に熱膨張率差から内応力が発生しても、 コア基板 2 3 0及び接続層 2 4 0にクラック、剥離等が生じ難ぐ高い信頼性を達成できる。 また、 マイグレーションの発生を防止することも出来る。
ひき続き、 第 2 9図を参照して上述したプリント配線板の製造方法について、 第 2 3図〜第 2 8図を参照して説明する。
( 1 ) コア基板を形成する樹脂層である接続層を形成し、 その片面に金属層から なる回路パターンを形成させる。 このため、 片面に金属膜 2 5 7を積層した樹脂 - 51 - フィルム 2 4 0 aを用意する (第 2 3図 (A))。 この樹脂フィルム 2 4 0 aとし ては、 第 1実施形態と同様にエポキシ、 B T、 ポリイミド、 ォレフィン等の鞭 化性樹脂、又は、 化性樹脂と熱可塑性樹脂との混合物を用いることができる。 ここでは、 通孔の形成が容易なように心材を備えないフィルムが望ましい。 この 金属膜 2 5 7をパターンエッチングして所定の回路パターン 2 5 7 ひを形成する
(第 2 3図 (B))。 次に、 樹脂フィルム 2 4 0 aの下面の回路パターン 2 5 7 α にチップコンデンサ 2 2 0を導電性接着材 2 3 4を介して接着する (第 2 3図
(C))。 これにより、 コンデンサ 2 2 0との電気接続とコンデンサ 2 2 0と回路 パターン 2 5 7 αとの密着性力確保される。 導電性接着材 2 3 4は、 半田 (S η /P b , S nZ S b、 S n/A g , S n/A g/C u) , 導電性べ一スト、 あるい は樹脂に金属粒子が含浸されたもの等の導電性と接着性を兼ね備えるものを用い ることができる。 導電性接着剤とコンデンサで生じる空隙は、 樹脂によって充填 させたほうがよい。
( 2 ) 一方、チップコンデンサを収容するキヤビティ 2 3 2を穿設した収容層用 積層板 2 3 2 aを用意する (第 2 3図 (C))。
キヤビティ 2 3 2は、 ザダリにより形成させる。 ザダリ以外にも通孔を形成し たプリプレダと通孔を形成していないプリプレダとの接合、 又は、 射出成形によ りキヤビティを有する積層板を形成できる。 この収容層用積層板 2 3 2 aとして は、 エポキシ樹脂をガラスクロス等の心材に含浸させたプリプレダを積層してな る積層板を用いることができる。 エポキシ以外でも、 B T、 フエノール樹脂ある いはガラスクロスなどの強化材を含有しているもの等、 一般的にプリント配線板 で使用されるものを用い得る。 なお、 ガラスクロスなどの心材を有しない樹脂基 板を用いることもできる。 しかし、 コア基板をセラミックや A I Nなどの基板を 用いることはできなかった。 該基板は外形加工性が悪く、 コンデンサを収容する ことができないことがあり、樹脂で充填させても空隙が生じてしまうためである。 樹脂基板は融点が 3 0 0で以下であるため、 3 5 0でを越える温度を加えると溶 解、 軟ィ匕もくしは炭化してしまう。
( 3 ) そして、 チップコンデンサ 2 2 0を取り付けた樹脂フィルム 2 4 0 a、 コ ンデンサ収容部を有するコア基板用樹脂積層板 2 3 2 a、 更に、 もう 1枚の樹脂 —52— フィルム 2 4 0 aを積層して、 両面からプレスして表面を平坦にする (第 2 3図 (D))。 本実施形態では、 コンデンサ 2 2 0を収容した収容層 2 3 0 aと接続層 2 4 0とを、 両面に圧力を加えて張り合わせコア基板 2 3 0を形成するため、 表 面が平坦化される。 これにより、 後述する工程で、 高い信頼性を備えるように層 間樹脂絶縁層 2 5 0及び導体回路 3 5 8を積層することができる。 なお、 この際 に、 コンデンサ 2 2 0と樹脂フィルム 2 4 0 aとの間の隙間は、 樹脂フィルム 2 4 0 aからしみ出る樹脂により充填される。 ここで、 この隙間が十分に充填し得 ない際には、 第 2 4図 (A) に示すように樹脂フィルム 2 4 0 a側の回路パター ン 2 5 7 ひ間に、 コア基板よりも熱膨張率の小さな充填材 2 3 6 aを配設し、 第 2 4図(D) に示すように充填することも、 また、第 2 4図(C)に示すように、 コンデンサ 2 2 0側に充填材 2 3 6 aを配置し、 第 2 4図 (D) に示すように充 填することも可能である。
(4 ) その後、 加熱して硬化させることで、 チップコンデンサ 2 2 0を収容する 収容層 2 3 0 aと接続層 2 4 0とからなるコァ基板 2 3 0を形成する (第 2 5図 (A))。 なお、 コア基板のキヤビティ 2 3 2内に、 コア基板よりも熱膨張率の小 さな樹脂層 2 3 6を充填して、 気密性を高めることが好適である。 また、 ここで は、 樹脂フィルム 2 4 0 aには、 金属層のないものを用いて積層させているが、 片面に金属層を配設した樹脂フィルム(R C C)を用いてもよい。即ち、両面板、 片面板、 金属膜を有しない樹脂板、 樹脂フィルムを用いることができる。
( 5 ) 本実施形態では、 コァ基板 2 3 0を形成する接続層 2 4 0と収容層 2 3 0 aとの間に、 導電性接着剤 2 3 4と接続される回路パターン 2 5 7 αを設けてあ るため、 当該回路パターン 2 5 7 を介してコンデンサ 2 2 0へ確実に接続を取 ることができる。 また、 接続層 2 4 0と収容層 2 3 0 aとの間に、 金属層からな る回路パターン 2 5 7 ひを配設することで、 コア基板 2 3 0の反りを防ぐことが できる。
( 6 ) 次に、 C 0 2レーザ、 YAGレーザ、 エキシマレーザあるいは UVレーザ により上面側の接続層 2 4 0にバイァホールとなる非貫通孔 2 4 8を穿設する
(第 2 5図 (B))。 場合によっては、 非貫通孔の位置に対応させて通孔の穿設さ れたエリアマスクを載置してレーザでエリア加工を行ってもよい。 更に、 バイァ - 53 - ホールの大きさゃ径が異なる物を形成する場合には、 混合のレーザによって形成 させてもよい。
( 7 ) また、 必要に応じて、 バイァホール内のスミアを酸素、 窒素などの気体プ ラズマ処理、 コロナ処理などのドライ処理によって、 あるいは、 過マンガン酸な どの酸化剤による浸積による処理によって行ってもよい。 引き続き、 接続層 2 4 0、収容層 2 3 0 a及び接続層 2 4 0からなるコア基板 2 3 0に対して、ドリル、 又は、レーザでスルーホール用の通孔 2 4 6 aを 5 0〜 5 0 0 mで穿設する(第 2 5図 (C))。
( 8 ) コァ基板 2 3 0の接続層 2 4 0の表層、 バイァホール用非貫通孔 2 4 8及 びスルーホール用貫通孔 2 4 6 a内に金属膜を形成させる。 このために、 接続層
2 4 0の表面にパラジウム触媒を付与してから、 無電解めつき液にコア基板 2 3 0を浸漬し、 均一に無電解銅めつき膜 2 5 2を析出させる (第 2 6図 (A))。 こ こでは、 無電解めつきを用いているが、 スパッ夕により、 銅、 ニッケル等の金属 層を形成することも可能である。 スパッ夕はコスト的には不利であるが、 樹脂層 との密着性を改善できる利点がある。 また、 場合によってはスパッ夕で形成した 後に、 無電解めつき膜を形成させてもよい。 樹脂によっては、 触媒付与が安定し ないものには有効であるし、 無電解めつき膜と形成させた方が電解めつきの析出 性が安定するからである。 金属膜 2 5 2は、 0. 1〜 3 mmの範囲で形成するこ とが望ましい。
( 9 ) その後、 金属膜 2 5 2の表面に感光性ドライフィルムを張り付け、 マスク を載置して、 露光 ·現像処理し、 所定パターンのレジスト 2 5 4を形成する。 そ して、 電解めつき液にコア基板 2 3 0を浸潰し、 無電解めつき膜 2 5 2を介して 電流を流し電解銅めつき膜 2 5 6を析出させる (第 2 6図 (B))。 レジスト 2 5 4を 5 %の KOHで剥離した後、 レジスト 2 5 4下の無電解めつき膜 2 5 2を硫 酸と過酸化水素混合液でエッチングして除去し、 接続層 2 4 0にバイァホール 2 6 0及び導体回路 2 5 8を、 一方、 コァ基板 2 3 0の通孔 2 4 6 aにスルーホ一 ル 2 4 6を形成する (第 2 6図 (C))。
( 1 0 ) 導体回路 2 5 8、 バイァホール 2 6 0及びスルーホール 2 4 6の導体層 の表面に粗化層を設ける。 酸ィ匕 (黒化) —還元処理、 C u— N i— Pからなる合 - 54- 金などの無電解めつき膜、 あるいは、 第二銅錯体と有機酸塩からなるエッチング 液などのエッチング処理によって粗ィ匕層を施す。 粗化層は R a (平均 高さ) = 0. 0 1〜5 mである。 特に望ましいのは、 0. 5〜3 imの範囲である。 なお、 ここでは粗化層を形成しているが、 粗化層を形成せず後述するように直接 樹脂を充填、 樹脂フィルムを貼り付けることも可能である。
( 1 1 ) 引き続き、 スルーホール 2 4 6内に棚旨層 2 6 2を充填させる。 樹脂層 としては、 エポキシ樹脂等の樹脂を主成分として導電性のない樹脂、 銅などの金 属ペーストを含有させた導電性樹脂のどちらでもよい。 この場合は、 熱硬化性ェ ポキシ樹脂に、 シリカなどの熱膨張率を整合させるために含有させたものを樹脂 充填材として充填させる。 スルーホール 2 4 6への樹脂層 2 6 2の充填後、 樹脂 フィルム 2 5 0を貼り付ける (第 2 7図 (A))。 なお、 樹脂フィルムを貼り付け る代わりに、 樹脂を塗布することも可能である。 樹脂フィルム 2 5 0を貼り付け た後、 ブオト、 レーザにより、 絶縁層 2 5 0に開口径 2 0〜2 5 0 mであるバ ィァホール 3 4 8を形成してから 化させる (第 2 7図 (B))。 その後、 コア 基板に触媒付与し、 無電解めつきへ浸積して、 層間樹脂絶録層 2 5 0の表面に均 一に厚さ 0 · 9 mの無電解めつき膜 3 5 2を析出させ、 その後、 所定のパ夕一 ンをレジスト 3 5 4で形成させる (第 2 7図 (C))。
( 1 2 ) 電解めつき液に浸漬し、 無電解めつき膜 3 5 2を介して電流を流してレ ジスト.3 5 4の非形成部に電解銅めつき膜 3 5 6を形成する (第 2 8図 (A))。 レジスト 3 5 4を剥離除去した後、 めっきレジスト下の無電解めつき膜 3 5 2を 溶解除去し、 無電解めつき膜 3 5 2及び電解銅めつき膜 3 5 6からなるの導体回 路 3 5 8及びバイァホール 3 6 0を得る (第 2 8図 (B))。
( 1 3 ) 第 2銅錯体と有機酸とを含有するエッチング液により、 導体回路 3 5 8 及びバイァホール 3 6 0の表面に粗化面 (図示せず) を形成した。 さらにその表 面に Sn置換を行ってもよい。
( 1 4) 上述したプリント配線板にはんだバンプを形成する。 基板の両面に、 ソ ルダーレジスト組成物を塗布し、 乾燥処理を行った後、 円パターン (マスクパ夕 ーン) が描画されたフォトマスクフィルム (図示せず) を密着させて載置し、 紫 外線で露光し、現像処理する。そしてさらに、加熱処理し、はんだパッド部分(バ - 55 - ィァホールとそのランド部分を含む) の開口部 2 7 1 U、 2 7 I Dを有するソル ダ一レジスト層 (厚み 2 7 0を形成する (第 2 8図 (C))。
( 1 5 ) そして、 ソルダーレジスト層 2 7 0の開口部 2 7 1 U、 2 7 I Dに、 半. 田ペーストを充填する (図示せず)。その後、 開口部 2 7 1 U、 2 7 I Dに充填さ れた半田を 200 でリフローすることにより、 半田バンプ(半田体) 2 7 6を形 成する (第 2 9図参照)。 なお、 耐食性を向上させるため、 開口部 2 7 1に N i、 A u、 A g、 P dなどの金属層をめつき、 スパッ夕により形成することも可能で ある。
該プリント配線板への I Cチップの載置及び、 ド一夕ボードへの取り付けには 第 1実施形態と同様であるため説明を省略する。
(第 2実施形態の第 1改変例)
弓 Iき続き、本発明の第 2実施形態の第 1改変例に係るプリント配線板について、 第 3 1図を参照して説明する。 第 1改変例のプリント配線板は、 上述した第 2実 施形態とほぼ同様である。 但し、 この第 1改変例のプリント配線板では、 導電性 ピン 2 9 6が配設され、 該導電性ピン 2 9 6を介してドー夕ボードとの接続を取 るように形成されている。 また、 第 2 3図 (A) を参照して上述した実施形態で は、 片面に金属膜 2 5 7を積層した樹脂フィルム 2 4 0 aを用いたが、 この第 1 改変例では、 両面に金属膜を積層した樹脂フィルムを用いて I Cチップ 2 9 0側 の層間樹脂絶縁層 2 4 0を製造してある。 即ち、 上面の金属膜をパターンエッチ ングして回路パターン 2 5 7 αを形成してある。 更に、 該回路パターン 2 5 7 α の開口 2 5 7 aをコンフオマルマスクとして用い、 レーザにより非貫通孔 2 4 8 を穿設しバイァホール 2 6 0を形成してある。
また、 上述した第 2実施形態では、 コア基板 2 3 0に収容されるチップコンデ ンサ 2 2 0のみを備えていたが、 第 1改変例では、 表面及び裏面に大容量のチッ プコンデンサ 3 2 0が実装されている。
I Cチップは、 瞬時的に大電力を消費して複雑な演算処理を行う。 ここで、 I Cチップ側に大電力を供給するために、 第 1改変例では、 プリント配線板に電源 用のチップコンデンサ 4 2 0及びチップコンデンサ 5 2 0を備えてある。 このチ ップコンデンサによる効果については、 第 1実施形態の第 4改変例と同様である - 56 - ため、 説明を省略する。
(第 2実施形態の第 2改変例)
弓 Iき続き、本発明の第 2実施形態の第 2改変例に係るプリント配線板について、 第 3 2図を参照して説明する。 第 2改変例のプリント配線板は、 上述した第 2実 施形態とほぼ同様である。 但し、 この第 2改変例のプリント配線板では、 チップ コンデンサ 2 2 0の第 1電極 2 2 1と第 2電極 2 2 2とカ^ I Cチップ 2 9 0の 電源用パッド 2 9 2 P 1、 2 9 2 P 2とバンプ 2 7 6を介して直接接続されてい る。 この第 2改変例では、 I Cチップとチップコンデンサとの距離を更に短縮さ せることができる。
(第 2実施形態の第 3改変例)
次に、 本発明の第 2実施形態の第 3改変例に係るプリント配線板について、 第 3 3図を参照して説明する。 第 3改変例のプリント配線板は、 上述した第 2実施 形態とほぼ同様である。 但し、 この第 3改変例のプリント配線板では、 収容層 2 3 0 aと接続層 2 4 0との間に設けられた回路パ夕一ン 2 5 7 αにより、 コンデ ンサ 2 2 0の第 1電極 2 2 1及び第 2電極 2 2 2とスルーホール 2 4 6とが直接 接続されている。 この第 3改変例では、 コンデンサ 2 2 0の第 1電極 2 2 1及び 第 2電極 2 2 2と、 ド一夕ボードとの配線長を短縮させることができる。
(第 2実施形態の第 4改変例)
弓 Iき続き、第 2実施形態の第 4改変例に係るプリント配線板の構成について第 1 8図を参照して説明する。
この第 4改変例のプリント配線板の構成は、上述した第 1実施形態とほぼ同様で ある。但し、 コア基板 3 0への収容されるチップコンデンサ 2 0が異なる。第 1 8 図は、 チップコンデンサの平面図を示している。第 1 8図 (Α) は、 多数個取り用 の裁断前のチップコンデンサを示し、 図中で一点鎖線は、裁断線を示している。上' 述した第 1実施形態のプリント配線板では、第 1 8図(Β) に平面図を示すように チップコンデンサの側縁に第 1電極 2 1及び第 2電極 2 2を配設してある。第 1 8 図 (C) は、 第 4改変例の多数個取り用の裁断前のチップコンデンサを示し、 図中 で一点鎖線は、裁断線を示している。第 4改変例のプリント配線板では、第 1 8図 - 57 -
(D)に平面図を示すようにチップコンデンサの側縁の内側に第 1電極 2 1及び第 2電極 2 2を配設してある。
この第 4改変例のプリン卜配線板では、外縁の内側に電極の形成されたチップコ ンデンサ 2 0を用いるため、容量の大きなチップコンデンサを用いることができる。 引き続き、第 4改変例の第 1別例に係るプリント配線板第 1 9図を参照して説明 する。
第 1 9図は、第 1別例に係るプリント配線板のコア基板に収容されるチップコン デンサ 2 0の平面図を示している。上述した第 1実施形態では、複数個の小容量の チップコンデンサをコア基板に収容したが、第 1別例では、大容量の大判のチップ コンデンサ 2 0をコア基板に収容してある。 ここで、 チップコンデンサ 2 0は、第 1電極 2 1と第 2電極 2 2と、誘電体 2 3と、第 1電極 2 1へ接続された第 1導電 膜 2 4と、第 2電極 2 2側に接続された第 2導電膜 2 5と、第 1導 11^2 4及び第 2導電膜 2 5へ接続されていないチップコンデンサの上下面の接続用の電極 2 7 とから成る。この電極 2 7を介して I Cチップ側とドータポ一ド側とが接続されて いる。
この第 1改変例のプリント配線板では、大判のチップコンデンサ 2 0を用いるた め、容量の大きなチップコンデンサを用いることができる。 また、大判のチップコ ンデンサ 2 0を用いるため、ヒートサイクルを繰り返してもプリント配線板に反り 力 S発生することがない。
第 2 0図を参照して第 2別例に係るプリント配線板について説明する。第 2 0図 (A) は、 多数個取り用の裁断前のチップコンデンサを示し、 図中で一点鎖線は、 通常の裁断線を示し、第 2 0図(B)は、チップコンデンサの平面図を示している。 第 2 0図(B) に示すように、 この第 2別例では、 多数個取り用のチップコンデン サを複数個 (図中の例では 3枚) 連結させて大判で用いている。
この第 2別例では、大判のチップコンデンサ 2 0を用いるため、容量の大きなチ ップコンデンサを用いることができる。また、大判のチップコンデンサ 2 0を用い るため、ヒートサイクルを繰り返してもプリント配線板に反り力 S発生することがな い。 - 58-
上述した実施形態では、チップコンデンサをプリント配線板に内蔵させたが、チ ップコンデンサの代わりに、セラミツク板に導電体膜を設けてなる板状のコンデン サを用いることも可能である。
ここで、 第 2実施形態のプリント配線板について、 コア基板内に埋め込んだチ ップコンデンサ 2 2 0のインダク夕ンスと、 プリント配線板の裏面 (ド一夕ボー ド側の面)に実装したチップコンデンザのインダクタンスとを測定した値を示す。 コンデンサ単体の場合
埋め込み形 1 3 7 pH
裏面実装形 2 8 7pH コンデンサを 8個並列に接続した場合 、
埋め込み形 6 OpH
7 2pH 以上のように、 コンデンサを単体で用いても、 容量を増大させるため並列に接 続した場合にも、 チップコンデンサを内蔵することでインダクタンスを低減でき る。
次に、 信頼性試験を行った結果について説明する。 ここでは、 第 2実施形態の プリント配線板において、 1個のチップコンデンザの静電容量の変化率を測定し た。 静電容量変化率
(測定周波数 100Hz) (測定周波数 1kHz)
Steam 168時間: 0.3% 0.4%
HAST 100時間: -0.9% -0.9%
TS lOOOcycles: 1.1% 1.3%
Steam試験は、 蒸気に当て湿度 1 0 0 %に保った。 また、 HA S T試験では、. 相対湿度 1 0 0 %、 印加電圧 1 . 3 V、 温度 1 2 1でで 1 0 0時間放置した。 T S試験では、 — 1 2 5 で 3 0分、 5 5 °Cで 3 0分放置する試験を 1 0 0 0回線 - 59 - り返した。
上記信頼性試験において、 チップコンデンサを内蔵するプリント配線板におい ても、 既存のコンデンサ表面実装形と同等の信頼性が達成できていることが分か つた。 また、 上述したように、 T S試験において、 セラミックから成るコンデン サ 2 2 0と、 樹脂からなるコア基板 2 3 0及び接着層 2 4 0との熱膨張率の違い から、 内部応力が発生しても、 チップコンデンサ 2 2 0と接着層 2 4 0との間で 剥離、 コア基板 2 3 0及び接着層 2 4 0にクラック力発生せず、 長期に渡り高い 信頼性を達成できることが判明した。
第 2実施形態の構造により、 ィンダク夕ンスを起因とする電気特性の低下する ことはない。
また、 コア基板とコンデンサの間に樹脂が充填されているので、 コンデンサな どが起因する応力が発生しても緩和されるし、 マイグレーションの発生がない。 そのために、 コンデンサの電極とバイァホールの接続部への剥離や溶解などの影 響がない。 そのために、 信頼性試験を実施しても所望の性能を保つことができる のである。
また、 コンデンサを銅によって被覆されている場合にも、 マイグレーションの 発生を防止することができる。
(第 3実施形態)
先ず、 本発明の第 3実施形態に係るプリント配線板の構成について第 3 7図、 第 3 8図を参照して説明する。第 3 7図は、プリント配線板 4 1 0の断面を示し、 第 3 8図は、第 3 7図に示すプリント配線板 4 1 0に I Cチップ 4 9 0を搭載し、 ド一夕ボード 4 9 4側へ取り付けた状態を示している。
第 3 7図に示すようにプリント配線板 4 1 0は、 チップコンデンサ 4 2 0と、 チップコンデンサ 4 2 0を収容するコア基板 4 3 0と、ビルドアップ層 4 8 O A,
4 8 O Bを構成する層間樹脂絶縁層 4 5 0とからなる。 コア基板 4 3 0は、 コン デンサ 4 2 0を収容する収容層 4 3 0 aと接続層 4 4 0とからなる。 接続層 4 4 0には、 バイァホ一ル 4 6 0及び導体回路 4 5 8が形成され、 層間樹脂絶縁層 4
5 0には、 バイァホ一ル 5 6 0及び導体回路 5 5 8力形成されている。 本実施形 - 60 - 態では、 ビルドアップ層が 1層の層間樹脂絶縁層 4 5 0からなるが、 ビルドアッ プ層は、 複数の層間樹脂絶縁層からなることができる。
チップコンデンサ 4 2 0は、 第 4 5図に示すように第 1電極 4 2 1と第 2電極 4 2 2と、 該第 1、 第 2電極に挾まれた誘電体 4 2 3とから成り、 該誘電体 4 2 3には、 第 1電極 4 2 1側に接続された第 1導電膜.4 2 4と、 第 2電極 4 2 2側 に接続された第 2導電膜 4 2 5とが複数枚対向配置されている。本実施形態では、 第 1電極 4 2 1及び第 2電極 4 2 2にめつきからなるバイァホ一ル 4 6 0を介し て接続を取る。 ここで、 第 4 5図に示すように、 第 1電極 4 2 1および第 2電極 4.2 2の上面の被覆層 4 2 8から金属 (銅) 層 4 2 6を露出させている。 このた め、 第 3 7図に示すように、 銅めつきからなるバイァホール 4 6 0との接続性が 高くなり、 また、 接続抵抗を低減することができる。
第 3 8図に示すように上側のビルドアップ層 4 8 O Aのバイァホール 5 6 0に は、 I Cチップ 4 9 0のパッド 4 9 2 S 1、 4 9 2 S 2、 4 9 2 P 1 , 4 9 2 P 2へ接続するためのバンプ 4 7 6が形成されている。 一方、 下側のビルドアップ 層 4 8 0 Bのバイァホール 5 6 0には、ド一夕ボード 4 9 4のパッド 4 9 5 S 1、
4 9 5 S 2 , 4 9 5 P 1、 4 9 5 P 2へ接続するためのバンプ 4 7 6が配設され ている。 コア基板 4 3 0にはスルーホール 4 4 6が形成されている。
I Cチップ 4 9 0の信号用のパッド 4 9 2 S 2は、 バンプ 4 7 6—導体回路 5
5 8—ノ ィァホール 5 6 0—スルーホール 4 4 6—バイァホール 5 6 0—バンプ 4 7 6を介して、 ド一夕ポ一ド 4 9 4の信号用のパッド 4 9 5 S 2に接続されて いる。 一方、 I Cチップ 4 9 0の信号用のパッド 4 9 2 S 1は、 バンプ 4 7 6 - バイァホール 5 6 0—スル一ホール 4 4 6—バイァホール 5 6 0—バンプ 4 7 6 を介して、 ド一夕ボード 4 9 4の信号用のパッド 4 9 5 S 1に接続されている。
I Cチップ 4 9 0の電源用パッド 4 9 2 P 1は、 バンプ 4 7 6—バイァホール 5 6 0—導体回路 4 5 8—バイァホール 4 6 0を介してチップコンデンサ 4 2 0 の第 1電極 4 2 1へ接続されている。 一方、 ドータポード 4 9 4の電源用パッド 4 9 5 P 1は、 バンプ 4 7 6—バイァホール 5 6 0—スルーホール 4 4 6—導体 回路 4 5 8—バイァホール 4 6 0を介してチップコンデンサ 4 2 0の第 1電極 4 2 1へ接続されている。 - 61 -
I Cチップ 4 9 0の電源用パッド 4 9 2 P 2は、 バンプ 4 7 6—バイァホール 5 6 0—導体回路 4 5 8—バイァホール 4 6 0を介してチップコンデンサ 4 2 0 の第 2電極 4 2 2へ接続されている。 一方、 ドー夕ボード 4 9 4の電源用パッド 4 9 5 P 2は、 バンプ 4 7 6 _バイァホール 5 6 0—スルーホール 4 4 6—導体 回路 4 5 8—バイァホール 4 6 0を介してチップコンデンサ 4 2 0の第 2電極 4 2 2へ接続されている。
第 3実施形態のプリント配線板 4 1 0では、 I Cチップ 4 9 0の直下にチップ コンデンサ 4 2 0を配置するため、 I Cチップとコンデンサとの距離が短くなり、 電力を瞬時的に I Cチップ側へ供給すること力可能になる。 即ち、 ループインダ クタンスを決定するループ長さを短縮することができる。
更に、 チップコンデンサ 4 2 0とチップコンデンサ 4 2 0との間にスルーホー ル 4 4 6を設け、 チップコンデンサ 4 2 0を信号線が通過しない。 このため、 コ ンデンサを通過させた際に発生する高誘電体によるインピーダンス不連続による 反射、 及び、 高誘電体通過による伝搬遅延を防ぐことができる。
また、 プリント配線板の裏面側に接続される外部基板 (ドー夕ボード) 4 9 4 とコンデンサ 4 2 0の第 1電極 4 2 1, 第 2電極 4 2 2とは、 I Cチップ側の接 続層 4 4 0に設けられたバイァホール 4 6 0及びコア基板に形成されたスルーホ ール 4 4 6を介して接続される。 即ち、 心材を備え加工が困難な収容層 4 3 0 a に通孔を形成してコンデンザの端子と外部基板とを直接接続しないため、 接続信 頼性を高めることができる。
更に、 本実施形態では、 第 3 7図に示すようにコア基板 4 3 0の通孔 4 3 7の 下面とチップコンデンサ 4 2 0との間に接着剤 4 3 6を介在させ、 通孔 4 3 7の 側面とチップコンデンサ 4 2 0との間に樹脂充填剤 4 3 6 aを充填してある。 こ こで、 接着剤 4 3 6及び樹脂充填剤 4 3 6 aの熱膨張率を、 コア基板 4 3 0及び 接続層 4 4 0よりも小さく、 即ち、 セラミックからなるチップコンデンサ 4 2 0 に近いように設定してある。 このため、 ヒートサイクル試験において、 コア基板 及び接続層 4 4 0とチップコンデンサ 4 2 0との間に熱膨張率差から内応力が発 生しても、 コア基板及び接続層 4 4 0にクラック、 剥離等が生じ難く、 高い信頼 性を達成できる。 また、 マイグレーションの発生を防止することも出来る。 - 62 - 第 3実施形態のプリント配線板の製造工程について、 第 3 4図〜第 3 7図を参 照して説明する。
( 1 ) 先ず、 心材にエポキシ樹脂を含浸させたプリプレダ 4 3 5を 4枚積層して なる積層板 4 3 2 aにチップコンデンサ収容用の通孔 4 3 7を形成し、 一方、 プ リプレダ 4 3 5を 2枚積層してなる積層板 4 3 '2 bを用意する(第 3 4図(A))。 ここで、 プリプレダとして、 エポキシ以外でも、 B T、 フエノール樹脂あるいは ガラスクロスなどの強ィ匕材を含有したものを用い得る。 次に、 積層板 4 3 2 aと 積層板 4 3 2 bとを重ね収容層 4 3 0 aを形成した後、 通孔 4 3 7内に第 4 5図 (A) を参照して上述したように第 1、 第 2電極 4 2 1, 4 2 2の上面の被覆 4 2 8を剥いだチップコンデンサ 4 2 0を収容させる (第 3 4図 (B))。 ここで、 該通孔 4 3 7とチップコンデンサ 4 2 0との間に接着剤 4 3 6を介在させること が好適である。 なお、 本願で用いられる棚旨や層間樹脂腿層は融点が 3 0 O t 以下であるため、 3 5 0 を越える温度を加えると溶解、 軟化もしくは炭化して しまう。 接着剤 4 3 6は、 熱膨張率がコア基板よりも小さいものが望ましい。 なお、 コア基板としてセラミックや A I Nなどの基板を用いることはできなか つた。 該基板は外形加工性が悪く、 コンデンサを収容することができないことが あり、 樹脂で充填させても空隙が生じてしまうためである。
( 2 )次に、 上記チップコンデンサ 4 2 0を収容する積層板 4 3 2 a及び積層板
4 3 2 bからなる収容層の両面に、 樹脂フィルム (接続層) 4 4 0 aを積層させ る (第 3 4図 (C))。 そして、 両面からプレスして表面を平坦にする。 その後、 力 B熱して硬化させることで、 チップコンデンサ 4 2 0を収容する収容層 4 3 0 a と接続層 4 4 0とからなるコア基板 4 3 0を形成する (第 3 4図 (D))。 本実施 形態では、 コンデンサ 4 2 0を収容した収容層 4 3 0 aと接続層 4 4 0とを、 両 面に圧力を加えて張り合わせコア基板 4 3 0を形成するため、 表面が平坦化され る。 これにより、 後述する工程で、 高い信頼性を備えるように層間樹脂絶縁層 4
5 0及び導体回路 5 5 8を積層することができる。
なお、 コア基板の通孔 4 3 7の側面に樹脂充填剤 4 3 6 aを充填して、 気密性 を高めることが好適である。 樹脂充填剤 4 3 6 aは、 熱膨張率がコア基板よりも 小さいものが望ましい。 また、 ここでは、 樹脂フィルム 4 4 0 aには、 第 1実施 一 63 - 形態と同様な樹脂フィルムを用いることができ、 金属層のないものを用いて積層 させているが、片面に金属層を配設した樹脂フィルム(R C C)を用いてもよい。 即ち、 両面板、 片面板、 金属膜を有しない樹脂板、 樹脂フィルムを用いることが できる。
( 3 ) 次に、 層間樹脂隱層 4 5 0 , コァ基板及び層間樹脂腿層 4 5 0に対し て、 ドリルでスルーホール用の 3 0 0〜 5 0 0 M mの通孔 4 4 6を穿設する (第
3 5図 (A))。 そして、 C〇2 レーザ、 YAGレーザ、 エキシマレ一ザ又は UV レーザにより上面側の層間樹脂絶縁層 4 5 0にチップコンデンサ 4 2 0の第 1電 極 4 2 1及び第 2電極 4 2 2へ至る非貫通孔 4 4 8を穿設する(第 3 5図(B))。 場合によっては、 非貫通孔の位置に対応させて通孔の穿設されたエリアマスクを 載置してレーザでエリア加工を行ってもよい。 更に、 バイァホールの大きさゃ径 が異なる物を形成する場合には、 混合のレーザによって形成させてもよい。
(4) その後、 デスミヤ処理を施す。 引き続き、 表面のパラジウム触媒を付与し た後、 無電解めつき液にコア基板 4 3 0を浸漬し、 均一に無電解銅めつき膜 4 5 2を析出させる (第 3 5図 (C).)。 無電解銅めつき膜 4 5 2の表面に粗化層を形 成することができる。粗化層は R a (平均粗度高さ) = 0. 0 l〜5 mである。 特に望ましいのは、 0. 5〜3 x mの範囲である。
( 6 )そして、無電解めつき膜 4 5 2の表面に感光性ドライフィルムを張り付け、 マスクを載置して、 露光 ·現像処理し、 所定パターンのレジスト 4 5 4を形成す る (第 3 6図 (A))。 ここでは、 無電解めつきを用いている力 スパッ夕により 銅、 ニッケル等の金属膜を形成することも可能である。 スパッ夕はコスト的には 不利であるが、 樹脂との密着性を改善できる利点がある。 そして、 電解めつき液 にコア基板 4 3 0を浸漬し、 無電解めつき膜 4 5 2を介して電流を流し電解銅め つき膜 4 5 6を析出させる (第 3 6図 (B) )。 そして、 レジスト 4 5 4を 5 %の KOHで剥離した後、 レジスト 4 5 4下の無電解めつき膜 4 5 2を硫酸と過酸化 水素混合液でエッチングして除去し、.接続層 4 4 0の非貫通孔 4 4 8にバイァホ ール 4 6 0、 接続層 4 4 0の表面に導体回路 4 5 8を、 コア基板 4 3 0の通孔 4
4 6 aにスルーホール 4 4 6を形成する (第 3 6図 (C))。 以降の工程は、 第 2 実施形態の (1 0 ) 〜 (1 5 ) と同様であるため、 説明を省略する。 — 64— 該プリント配線板への I Cチップの載置及び、 ドー夕ボードへの取り付けは第 1実施形態と同様であるため説明を省略する。
(第 3実施形態の第 1改変例)
弓 Iき続き、本発明の第 3実施形態の第 1改変例に係るプリント配線板について、 第 3 9図を参照して説明する。 第 1改変例のプリント配線板は、 上述した第 3実 施形態とほぼ同様である。 但し、 この第 1改変例のプリント配線板では、 導電性 ピン 4 9 6が配設され、 該導電性ピン 4 9 6を介してドー夕ボードとの接続を取 るように形成されている。
また、 上述した第 3実施形態では、 コア基板 4 3 0に収容されるチップコンデ ンサ 4 2 0のみを備えていたが、 第 1改変例では、 表面及び裏面に大容量のチッ プコンデンサ 5 2 0力実装されている。
I Cチップは、 瞬時的に大電力を消費して複雑な演算処理を行う。 ここで、 I Cチップ側に大電力を供給するために、 第 1改変例では、 プリント配線板に電源 用のチップコンデンサ 4 2 0及びチップコンデンサ 5 2 0を備えてある。 このチ ップコンデンサによる効果については、 第 1実施形態の第 4改変例と同様である ため、 説明を省略する。
(第 3実施形態の第 2改変例)
弓 Iき続き、本発明の第 3実施形態の第 2改変例に係るプリント配線板について、 第 4 2図を参照して説明する。 第 2改変例のプリント配線板は、 上述した第 3実 施形態とほぼ同様である。 但し、 第 3実施形態では、 コア基板 4 3 0が収容層 4 3 0 aの両面に接続層 4 4 0が配設されたが、 第 2実施形態では、 収容層 4 3 0 aの上面にのみ接続層 4' 4 0が配設されている。
第 3実施形態の第 2改変例に係るプリント配線板の製造工程について、 第 3 9 図乃至第 4 1図を参照して説明する。
( 1 ) 先ず、 エポキシ樹脂を含浸させたプリプレダ 4 3 5を 4枚積層してなる積 層板 4 3 2 aにチップコンデンサ収容用の通孔 4 3 7を形成し、 一方、 プリプレ グ 4 3 βを 2枚積層してなる積層板 4 3 2 bを用意する(第 4 0図(A))。次に、 積層板 4 3 2 の、 積層板 4 3 2 aの通孔形成位置に対応させて接着材 4 3 6を 介してチップコンデンサ 4 2 0を載置する (第 4 0図 (B))。 そして、 積層板 4 - 65 -
3 2 aと積層板 4 3 2 bとを重ねチップコンデンサ 4 2 0の収容層 4 3 0 aを形 成する (第 4 0図 (C))。
( 2 ) 次に、 上記チップコンデンサ 4 2 0を収容する積層板 4 3 2 a及び積層板 4 3 2 bからなる収容層 4 3 0 aの上面に、 樹脂フィルム (接続層) 4 4 0 aを 積層させる (第 4 0図 (D))。 そして、 両面からプレスして表面を平坦にする。 その後、 加熱して硬化させることで、 チップコンデンサ 4 2 0を収容する収容層 4 3 0 aと接続層 4 4 0とからなるコア基板 4 3 0を形成する(第 4 1図(A))。 本実施形態では、 コンデンサ 4 2 0を収容した収容層 4 3 0 aと接続層 4 4 0と を、 両面に圧力を加えて張り合わせコア基板 4 3 0を形成するため、 表面が平坦 化される。 これにより、 高い信頼性を備えるように層間樹脂絶縁層 4 5 0及び導 体回路 5 5 8を積層することができる。
( 3 ) 次に、 層間樹脂絶縁層 4 5 0 , コア基板及び層間樹脂騰層 4 5 0に対し て、 ドリル スルーホ一リレ用の 3 0 0〜5 0 0 zmの通孔 4 4 6を穿設する (第 4 1図 (B))。 そして、 C 02 レーザ、 YAGレーザ、 エキシマレ一ザ又は UV レーザにより上面側の層間樹脂絶縁層 4 5 0にチップコンデンサ 4 2 0の第 1電 極 4 2 1及び第 2電極 4 2 2へ至る非貫通孔 4 4 8を穿設する (第 4 1図(C))。 以降の工程は、 第 3実施形態の (3 ) 以降の工程と同様であるため、 説明を省略 する。
(第 3実施形態の第 3改変例)
引き続き、本発明の第 3実施形態の第 3改変例に係るプリント配線板について、 第 4 4図を参照して説明する。 第 3改変例のプリント配線板は、 上述した第 3実 施形態の第 2改変例とほぼ同様である。 但し、 第 2改変例では、 コア基板 4 3 0 の I Cチップ側にみにバイァホール 4 6 0力配設されたが、 第 3改変例では、 I Cチップ側のみならず、 ドー夕ボード側にもバイァホール 4 6 0が配設されてい る。
この第 3改変例においては、 裏面側にもバイァホール 4 6 0が配設されている ため、 チップコンデンサ 4 2 0とドー夕ボードとの配線長を短くする とができ る。
第 3改変例に係るプリント配線板の製造工程について、 第 4 3図を参照して説 —66— 明する。
( 1 ) 先ず、 エポキシ測旨を含浸させたプリプレダ 4 3 5を 4枚積層してなる積 層板 4 3 2 aにチップコンデンサ収容用の通孔 4 3 7を形成する。 一方、 プリプ レグ 4 3 5を 2枚積層してなる積層板 4 3 2 bのチップコンデンサ搭載位置に電 極へ至る通孔 4 3 9を穿設する (第 4 3図 (A))。 次に、 積層板 4 3 2 bの、 積 層板 4 3 2 aの通孔形成位置に対応させて接着材 4 3 6を介してチップコンデン サ 4 2 0を載置する (第 4 3図 (B))。 そして、 積層板 4 3 2 aと積層板 4 3 2 bとを重ね収容層 4 3 0 aを形成する (第 4 3図 (C))。
( 2 ) 次に、 収容層 4 3 0 aの上面に、 樹脂フィルム (接続層) 4 4 0 aを積層 させる (第 4 3図 (D))。 そして、 両面からプレスして表面を平坦にする。 その 後、 加熱して硬化させることで、 チップコンデンサ 4 2 0を収容する収容層 4 3 0 aと接続層 4 4 0とからなるコア基板 4 3 0を形成する(第 4 4図参照)。以降 の工程は、第 3実施形態の(3 )以降の工程と同様であるため、説明を省略する。
(第 3実施形態の第 4改変例)
引き続き、 第 3実施形態の第 4改変例に係るプリント配線板について、 第 4 6 図、 第 4 7図を参照して説明する。
第 4改変例の構成は、第 3 7図を参照して上述した第 3実施形態と同様である。 但し、 第 4改変例のプリント配線板では、 チップコンデンサ 4 2 0が、 第 4 7図 に示すように第 1、 第 2電極 4 2 1 , 4 2 2の被覆層 4 2 8 (第 4 5図 (A) 参 照) を完全に剥離した後、 銅めつき膜 4 2 9により被覆してある。 そして、 銅め つき膜 4 2 9で被覆した第 1、 第 2電極 4 2 1 , 4 2 2に銅めつきよりなるバイ ァホール 4 6 0で電気的接続を取ってある。 ここで、 チップコンデンサの電極 4 2 1 , 4 2 2は、 メタライズからなり表面に凹凸がある。 このため、 金属層を剥 き出した状態で用いると、 接続層 4 4 0に非貫通孔 4 4 8を穿設する工程におい て、 該凹凸に樹脂が残ることがある。 この際には、 当該樹脂残さにより第 1、 第 2電極 4 2 1 , 4 2 2とバイァホール 4 6 0との接続不良が発生することがある。 これに対して、 第 4改変例では、 銅めつき膜 4 2 9によって第 1、 第 2電極 4 2 1 , 4 2 2の表面が平滑になり、 電極上に被覆された接続層 4 4 0に非貫通孔 4 4 8を穿設した際に、 樹脂残さが残らず、 バイァホ一ル 4 6 0を形成した際の電 - 67 - 極 4 2 1, 4 2 2との接続信頼性を高めることができる。
更に、 銅めつき膜 4 2 9の形成された電極 4 2 1、 4 2 2に、 めっきによりバ ィァホール 4 6 0を形成するため、 電極 4 2 1、 4 2 2とバイァホール 4 6 0と の接続性が高く、 ヒートサイクル試験を実施しても、 電極 4 2 1、 4 2 2とバイ ァホール 4 6 0との間で断線が生じることがない。 マイグレーションの発生もな く、 コンデンサのバイァホ一ルの接続部での不都合を引き起こさなかった。 なお、 上記銅めつき膜 4 2 9は、 チップコンデンサの製造段階で金属層 4 2 6 の表面に被覆されたニッケル スズ層 (被覆層) を、 プリン卜配線板への搭載の 段階で剥離してから設ける。 この代わりに、 チップコンデンサ 4 2 0の製造段階 で、 金属層 4 2 6の上に直接銅めつき膜 4 2 9を被覆することも可能である。 即 ち、 第 4改変例では、 第 3実施形態と同様に、 レーザにて電極の銅めつき膜 4 2 9へ至る開口を設けた後、 デスミヤ処理等を行い、 バイァホールを銅めつきによ り形成する。 従って、 銅めつき膜 4 2 9の表面に酸化膜が形成されていても、 上 記レーザ及びデスミャ処理で酸化膜を除去できるため、 適正に接続を取ることが できる。
更に、 チップコンデンサ 4 2 0のセラミックから成る誘電体 4 2 3の表面には 粗化層 4 2 3ひが設けられている。 このため、 セラミックから成るチップコンデ ンサ 4 2 0と樹脂からなる接続層 4 4 0との密着性が高く、 ヒートサイクル試験 を実施しても界面での接続層 4 4 0の剥離力発生することがない。 この粗ィ匕層 4 2 3 αは、 焼成後に、 チップコンデンサ 4 2 0の表面を研磨することにより、 ま た、 焼成前に、 粗化処理を施すことにより形成できる。 なお、 第 4改変例では、 コンデンサの表面に粗ィ匕処理を施し、樹脂との密着性を高めたが、この代わりに、 コンデンサの表面にシランカップリング処理を施すことも可能である。
上述した実施形態では、 チップコンデンサをプリント配線板に内蔵させたが、 チップコンデンサの代わりに、 セラミック板に導電体膜を設けてなる板状のコン デンサを用いることも可能である。 第 4改変例の銅めつきを被覆する構成及びチ ップコンデンサの表面を粗化する構成は、 第 3実施形態、 第 1、 第 2、 第 3改変 例に適用可能であることは言うまでもない。 - 68-
(第 3実施形態の第 5改変例)
引き続き、第 3実施形態の第 5改変例に係るプリント配線板の構成について第 1 8図を参照して説明する。
この第 5改変例のプリント配線板の構成は、上述した第 1実施形態とほぼ同様で ある。但し、 コア基板 3 0への収容されるチップコンデンサ 2 0が異なる。第 1 8 図は、 チップコンデンサの平面図を示している。第 1 8図 (A) は、 多数個取り用 の裁断前のチップコンデンサを示し、 図中で一点鎖線は、裁断線を示している。上 述した第 1実施形態のプリント配線板では、第 1 8図(B) に平面図を示すように チップコンデンサの側縁に第 1電極 2 1及び第 2電極 2 2を配設してある。第 1 8 図(C) は、 第 5改変例の多数個取り用の裁断前のチップコンデンサを示し、 図中 で一点鎖線は、裁断線を示している。第 5改変例のプリント配線板では、第 1 8図 (D)に平面図を示すようにチップコンデンザの側縁の内側に第 1電極 2 1及び第 2電極 2 2を配設してある。
この第 5改変例のプリント配線板では、外縁の内側に電極の形成されたチップコ ンデンサ 2 0を用いるため、容量の大きなチップコンデンサを用いることができる。 引き続き、第 5改変例の第 1別例に係るプリント配線板第 1 9図を参照して説明 する。
第 1 9図は、第 1別例に係るプリント配線板のコア基板に収容されるチップコン デンサ 2 0の平面図を示している。上述した第 1実施形態では、複数個の小容量の チップコンデンサをコア基板に収容したが、第 1別例では、大容量の大判のチップ コンデンサ 2 0をコア基板に収容してある。 ここで、 チップコンデンサ 2 0は、第 1電極 2 1と第 2電極 2 2と、誘電体 2 3と、第 1電極 2 1へ接続された第 1導電 膜 2 4と、第 2電極 2 2 PJJに接続された第 2導電膜 2 5と、第 1導驢2 4及び第 2導電膜 2 5へ接続されていないチップコンデンサの上下面の接続用の電極 2 7 とから成る。この電極 2 7を介して I Cチップ側とドー夕ボード側とが接続されて いる。 、
この第 1改変例のプリント配線板では、大判のチップコンデンサ 2 0を用いるた め、容量の大きなチップコンデンサを用いることができる。 また、大判のチップコ - 69 -
ンデンサ 2 0を用いるため、ヒートサイクルを繰り返してもプリント配線板に反り が発生することがない。
第 2 0図を参照して第 2別例に係るプリント配線板について説明する。第 2 0図 (A) は、 多数個取り用の裁断前のチップコンデンサを示し、 図中で一点鎖線は、 通常の裁断線を示し、第 2 0図(B)は、チップコンデンサの平面図を示している。 第 2 0図(B) に示すように、 この第 2別例では、 多数個取り用のチップコンデン サを複数個 (図中の例では 3枚) 連結させて大判で用いている。
この第 2別例では、大判のチップコンデンサ 2 0を用いるため、容量の大きなチ ップコンデンサを用いることができる。また、大判のチップコンデンサ 2 0を用い るため、ヒートサイクルを繰り返してもプリント配線板に反りが発生することがな レ^
上述した実施形態では、チップコンデンサをプリント配線板に内蔵させたが、チ ップコンデンサの代わりに、セラミック板に導電体膜を設けてなる板状のコンデン サを用いることも可能である。
ここで、 第 3実施形態の第 4改変例のプリント配線板について、 コア基板内に 埋め込んだチップコンデンサ 4 2 0のィンダク夕ンスと、 プリント配線板の裏面 (ドー夕ボード側の面) に実装したチップコンデンサのインダク夕ンスとを測定 した値を示す。
コンデンサ単体の場合
埋め込み形 1 3 7 ρΗ
裏面実装形 2 8 7 ρΗ コンデンサを 8個並列に接続した場合
埋め込み形 6 ΟρΗ
裏面実装形 7 2ρΗ 以上のように、 コンデンサを単体で用いても、 容量を増大させるため並列に接 続した場合にも、 チップコンデンサを内蔵することでインダク夕ンスを低減でき -70 - る。
次に、 信頼性試験を行った結果について説明する。 ここでは、 第 4改変例のプ リント配線板において、 1個のチップコンデンサの静電容量の変ィ匕率を測定した。
(測定周波数 100Hz) (測定周波数 1kHz)
Steam 168時間: 0.3% 0.4%
HAST 100時間: -0.9% -0.9%
TS lOOOcycles: 1.1% 1.3%
Steam試験は、 蒸気に当て湿度 1 0 0 %に保った。 また、 HA S T試験では、 相対湿度 1 0 0 %、 印加電圧 1 . 3 V、 温度 1 2 1 で 1 0 0時間放置した。 T S試験では、 一 1 2 5でで 3 0分、 5 5 °Cで 3 0分放置する試験を 1 0 0 0回線 り返した。
上記信頼性試験において、 チップコンデンサを内蔵するプリント配線板におい ても、 既存のコンデンサ表面実装形と同等の信頼性が達成できていることが分か つた。 また、 上述したように、 T S試験において、 セラミックから成るコンデン ザと、 樹脂からなるコア基板及び層間觀旨! &禄層の熱膨張率の違いから、 内部応 力が発生しても、 チップコンデンサの端子とバイァホールとの間に断線、 チップ コンデンザと層間樹脂絶縁層との間で剥離、 層間樹脂絶縁層にクラックが発生せ ず、 長期に渡り高い信頼性を達成できることが判明した。
第 3実施形態の構造により、 ィンダクタンスを起因とする電気特性の低下する ことはない。
また、 コア基板とコンデンサの間に樹脂が充填されているので、 コンデンサな どが起因する応力が発生しても緩禾卩されるし、 マイグレーションの発生がない。 そのために、 コンデンサの電極とバイァホールの接続部への剥離や溶解などの影 響がない。 そのために、 信頼性試験を実施しても所望の性能を保つことができる のである。
また、 コンデンサの電極を銅によって被覆している場合にも、 マイグレーショ ンの発生を防止することができる。 - 71 -
(第 4実施形態)
本発明の第 4実施形態に係るプリント配線板の構成について第 5 1図、 第 5 2 図を参照して説明する。 第 5 1図は、 プリント配線板 6 1 0の断面を示し、 第 5 2図は、 第 5 1図に示すプリント配線板 6 1 0に I Cチップ 6 9 0を搭載し、 ド —夕ボード 6 9 4側へ取り付けた状態を示している。
第 5 1図に示すようにプリント配線板 6 1 0は、 チップコンデンサ 6 2 0と、 チップコンデンサ 6 2 0を収容するコァ基板 6 3 0と、ビルドアップ層 6 8 0 A、 6 8 0 Bを構成する層間樹脂 fe禄層 6 5 0とからなる。 コァ基板 6 3 0は、 コン デンサ 6 2 0を収容する収容層 6 3 0 aと接続層 6 4 0とからなる。 接続層 6 4 0には、 バイァホール 6 6 0及び導体回路 6 5 8が形成され、 層間樹脂絶縁層 6
5 0には、 バイァホール 7 6 0及び導体回路 7 5 8が形成されている。 本実施形 態では、 ビルドアツプ層が 1層の層間樹脂絶縁層 6 5 0からなるが、 ビルドアツ プ層は、 複数の層間樹脂絶縁層からなることができる。
チップコンデンサ 6 2 0は、 第 4 5図に示すように第 1電極 6 2 1と第 2電極
6 2 2と、 該第 1、 第 2電極に挟まれた誘電体 6 2 3とから成り、 該誘電体 6 2 3には、 第 1電極 6 2 1側に接続された第 1導電膜 6 2 4と、 第 2電極 6 2 2側 に接続された第 2導電膜 6 2 5とが複数枚対向配置されている。
第 5 2図に示すように上側のビルドアップ層 6 8 O Aのバイァホール 7 6 0に は、 I Cチップ 6 9 0のパッド 6 9 2 S 1、 6 9 2 S 2、 6 9 2 P 1 , 6 9 2 P 2へ接続するためのバンプ 6 7 6が形成されている。 一方、 下側のビルドアップ 層 6 8 0 Bのバイァホール 7 6 0には、ドー夕ポード 6 9 4のパッド 6 9 5 S 1、 6 9 5 S 2 , 6 9 5 P 1、 6 9 5 P 2へ接続するためのバンプ 6 7 6が配設され ている。 コア基板 6 3 0にはスルーホール 6 4 6が形成されている。
I Cチップ 6 9 0の信号用のパッド 6 9 2 S 2は、 バンプ 6 7 6—導体回路 7 5 8一バイァホール 7 6 0—スルーホール 6 4 6—バイァホール 7 6 0一バンプ 6 7 6を介して、 ド一夕ボード 6 9 4の信号用のパッド 6 9 5 S 2に接続されて いる。 一方、 I Cチップ 6 9 0の信号用のパッド 6 9 2 S 1は、 バンプ 6 7 6 - バイァホール 7 6 0—スルーホール 6 4 6 _バイァホール 7 6 0—バンプ 6 7 6 - 72 - を介して、 ドー夕ボード 6 9 4の信号用のパッド 6 9 5 S 1に接続されている。
I Cチップ 6 9 0の電源用パッド 6 9 2 P 1は、 バンプ 6 7 6—バイァホール 7 6 0—導体回路 6 5 8—バイァホール 6 6 0を介してチップコンデンサ 6 2 0 の第 1電極 6 2 1へ接続されている。 一方、 ドー夕ボード 6 9 4の電源用パッド 6 9 5 P 1は、 バンプ 6 7 6—バイァホール 7 6 0—導体回路 6 5 8—バイァホ —ル 6 6 0を介してチップコンデンサ 6 2 0の第 1電極 6 2 1へ接続されている。
I Cチップ 6 9 0の電源用パッド 6 9 2 P 2は、 バンプ 6 7 6一バイァホール 7 6 0—導体回路 6 5 8 _バイァホール 6 6 0を介してチップコンデンサ 6 2 0 の第 2電極 6 2 2へ接続されている。 一方、 ドー夕ボード 6 9 4の電源用パッド 6 9 5 P 2は、 ノ ンプ 6 7 6—バイァホール 7 6 0—導体回路 6 5 8—バイァホ —ル 6 6 0を介してチップコンデンサ 6 2 0の第 2電極 6 2 2へ接続されている。 第 4実施形態のプリント配線板 6 1 0では、 I Cチップ 6 9 0の直下にチップ コンデンサ 6 2 0を配置するため、 I Cチップとコンデンサとの距離が短くなり、 電力を瞬時的に I Cチップ側へ供給することが可能になる。'即ち、 ループインダ クタンスを決定するループ長さを短縮することができる。
更に、 チップコンデンサ 6 2 0とチップコンデンサ 6 2 0との間にスルーホ一 ル 6 4 6を設け、 チップコンデンサ 6 2 0を信号線が通過しない。 このため、 コ ンデンサを通過させた際に発生する高誘電体によるインピーダンス不連続による 反射、 及び、 高誘電体通過による伝搬遅延を防ぐことができる。
また、 プリント配線板の裏面側に接続される外部基板 (ドー夕ボード) 6 9 4 とコンデンサ 6 2 0の第 1電極 6 2 1, 第 2電極 6 2 2とは、 I Cチップ側の接 続層 6 4 0に設けられたバイァホール 6 6 0及びドー夕ボード側の接続層 6 4 0 に設けられたバイァホ一ル 6 6 0を介して接続される。 即ち、 コンデンサ 6 2 0 の端子 6 2 1 , 6 2 2と I Cチップ 6 9 0、 ド一タボード 6 9 4とを直接接続す るため、 配線長を短縮することができる。
更に、 第 4実施形態では、 第 5 1図に示すようにコア基板 6 3 0の通孔 6 3 7 の側面とチップコンデンサ 6 2 0との間に接着剤 6 3 6を介在させてある。 ここ で、接着剤 6 3 6の熱膨張率を、コァ基板 6 3 0及び接続層 6 4 0よりも小さく、 即ち、 セラミックからなるチップコンデンサ 6 2 0に近いように設定してある。 - 73 - このため、 ヒートサイクル試験において、 コア基板及び接続層 6 4 0とチップコ ンデンサ 6 2 0との間に熱膨張率差から内応力が発生しても、 コア基板及び接続 層 6 4 0にクラック、 剥離等が生じ難く、 高い信頼性を達成できる。 また、 マイ グレーションの発生を防止することもできる。
ひき続き、 第 5 1図を参照して上述したプリント配線板の製造方法について、 第 4 8図〜第 4 9図を参照して説明する。
( 1 ) 先ず、 ガラスクロス等の心材にエポキシ測旨を含浸させたプリプレダを積 層してなる積層板 (収容層) 6 3 2 aにチップコンデンサ収容用の通孔 6 3 7を 形成する (第 4 8図 (A) )。 ここで、 プリプレダとして、 エポキシ以外でも、 B τ、 フエノール樹脂あるいはガラスクロスなどの強ィ匕材を含有しているもの等、 一般的にプリント配線板で使用されるものを用い得る。 なお、 ガラスクロスなど の心材を有しない樹脂基板を用いることもできる。
しかし、 コア基板をセラミックや A I Nなどの基板を用いることはできなかつ た。 該基板は外形加工性が悪く、 コンデンサを収容することができないことがあ り、 樹脂で充填させても空隙が生じてしまうためである。
( 2 ) 次に、 収容層 6 3 2 aの通孔 6 3 7内にチップコンデンサ 6 2 0を収容さ せる (第 4 8図 (B) )。 ここで、 チップコンデンサ 6 2 0の第 1、 第 2電極 6 2
1, 6 2 2の表面の被覆 6 2 6 (第 4 5図参照) を剥いでおくことが、 上層に形 成されるバイァホール 6 6 0との接続性を高めるため望ましい。 また、 該通孔 6 3 7とチップコンデンサ 6 2 0との間に接着剤 6 3 6を介在させることが好適で ある。 接着剤 6 3 6は、 熱膨張率がコア基板及び接続層よりも小さいものが ま しい。
( 3 ) 次に、 樹脂フィルム 6 4 0 a、 上記チップコンデンサ 6 2 0を収容する収 容層 6 3 2 a、 更に、 樹脂フィルム 6 4 0 aを積層させる (第 4 8図 (C) )。 こ の樹脂フィルム 6 4 0 aとしては、 第 1実施形態と同様に、 エポキシ、 B T、 ポ リイミド、 ォレフィン等の熱硬ィ匕性樹脂、 又は、 熱硬ィ匕性樹月旨と熱可塑性樹脂と の混合物を用いることができる。 ここでは、 通孔の形成が容易なように心材を備 えないフィルムが望ましい。 また、 樹脂フィルム 6 4 0 aには、 金属層のないも のを用いて積層させているが、 片面に金属層を配設した樹脂フィルム (R C C) - 74- を用いてもよい。 即ち、 両面板、 片面板、 金属膜を有しない樹脂板、 樹脂フィル ムを用いることができる。 なお、 チップコンデンサ 6 2 0の上下面に樹脂充填剤 6 3 6 aを充填して、 気密性を高めることが好適である。 なお、 本願に用いられ る樹脂や層間樹脂絶縁層は融点が 3 0 0で以下であるため、 3 5 0でを越える温 度を加えると、 溶解、 軟化もくしは炭化してしまう。
(4) そして、 積層した収容層 6 3 2 a及び樹 fl旨フィルム 6 4 0 aを両面からプ レスして表面を平坦にする。 その後、 加熱して硬化させることで、 チップコンデ ンサ 6 2 0を収容する収容層 6 3 0 a及び接続層 6 4 0からなるコア基板 6 3 0 を完成する (第 4 9図 (A))。 本実施形態では、 コンデンサ 6 2 0を収容した収 容層 6 3 0 aと接続層 6 4 0とを、 両面に圧力を加えて張り合わせコァ基板 6 3 0を形成するため、 表面が平坦化される。 これにより、 後述する工程で、 高い信 頼性を備えるように層間棚旨絶縁層 6 5 0及び導体回路 7 5 8を積層することが できる。
( 5 ) 次に、 C 0 2レーザ、 YAGレーザ、 エキシマレ一ザあるいは UVレーザ により上面側の接続層 6 4 0にバイァホールとなる非貫通孔 6 4 8を穿設する
(第 4 9図 (B))。 場合によっては、 非貫通孔の位置に対応させて通孔の穿設さ れたエリアマスクを載置してレーザでエリア加工を行ってもよい。 更に、 バイァ ホールの大きさゃ径が異なる物を形成する場合には、 混合のレーザによって形成 させてもよい。
( 6 ) また、 必要に応じて、 バイァホール内のスミアを酸素、 窒素などの気体プ ラズマ処理、 コロナ処理などのドライ処理によって、 あるいは、 過マンガン酸な どの酸化剤による浸積による処理によって行ってもよい。 引き続き、 接続層 6 4 0、収容層 6 3 0 a及び接続層 6 4 0からなるコア基板 6 3 0に対して、ドリル、 又は、レーザでスルーホール用の通孔 6 4 6 aを 5 0〜 5 0 0 mで穿設する(第 4 9図 (C))。
( 7 ) コァ基板 6 3 0の接続層 6 4 0の表層、 ノ ィァホール用非貫通孔 6 4 8及 びスルーホール用貫通孔 6 4 6 a内に金属膜を形成させる。 このために、 接続層 6 4 0の表面にパラジウム触媒を付与してから、 無電解めつき液にコア基板 6 3 0を浸漬し、 均一に無電解銅めつき膜 6 5 2を析出させる (第 5 0図 (A) )。 こ - 75 - こでは、 無電解めつきを用いているが、 スパッ夕により、 銅、 ニッケル等の金属 層を形成することも可能である。 スパッ夕はコスト的には不利であるが、 樹脂層 との密着性を改善できる利点がある。 また、 場合によってはスパッ夕で形成した 後に、 無電解めつき膜を形成させてもよい。 樹脂によっては、 触媒付与が安定し ないものには有効であるし、 無電解めつき膜と形成させた方が電解めつきの析出 性が安定するからである。 金属膜 6 5 2は、 0 . 1〜 3 mmの範囲で形成するこ とが望ましい。
( 8 ) その後、 金属膜 6 5 2の表面に感光性ドライフィルムを張り付け、 マスク を載置して、 露光 ·現像処理し、 所定パターンのレジスト 6 5 4を形成する。 そ して、 電解めつき液にコア基板 6 3 0を浸漬し、 無電解めつき膜 6 5 2を介して 電流を流し電解銅めつき膜 6 5 6を析出させる (第 5 0図 (B))。 レジスト 6 5 4を 5 %の KOHで剥離した後、 レジスト 6 5 4下の無電解めつき膜 6 5 2を硫 酸と過酸化水素混合液でエッチングして除去し、 接続層 6 4 0にバイァホール 6 6 0及び導体回路 6 5 8を、 一方、 コア基板 6 3 0の通孔 6 4 6 aにスルーホ一 リレ 6 4 6を形成する (第 5 0図 (C))。 以降の工程は、 第 2実施例の (1 0 ) 〜 ( 1 5 ) の工程と同様であるため、 説明を省略する。
該プリント配線板への I Cチップの載置及び、 ドー夕ボ一ドへの取り付けは第 1実施形態と同様であるため説明を省略する。
(第 4実施形態の第 1改変例)
第 5 3図は、 第 4実施形態のプリント配線板の第 1改変例を示している。 第 5 3図中に示す第 1改変例のようにチップコンデンサ 6 2 0の第 1電極 6 2 1, 第 2電極 6 2 2とバイァホール 6 6 0とを接着材料 6 3 4を介して接続することも できる。 接着材料 6 3 4は、 半田 (S n ZP b、 S nZS b、 S nZA g)、 導電 性ペースト、 あるいは樹脂に金属粒子が含浸されたもの等の導電性と接着性を兼 ね備えるものを用いることができる。
(第 4実施形態の第 2改変例)
弓 続き、本発明の第 4実施形態の第 2改変例に係るプリント配線板について、 第 5 4図を参照して説明する。 第 2改変例のプリント配線板は、 上述した第 4実 施形態とほぼ同様である。 但し、 この第 2改変例のプリント配線板では、 導電性 - 76 - ピン 6 9 6が配設され、 該導電性ピン 6 9 6を介してドー夕ボードとの接続を取 るように形成されている。
また、 上述した第 4実施形態では、 コア基板 6 3 0に収容されるチップコンデ ンサ 6 2 0のみを備えていたが、 第 1改変例では、 表面及び裏面に大容量のチッ プコンデンサ 7 2 0が実装されている。
I Cチップは、 瞬時的に大電力を消費して複雑な演算処理を行う。 ここで、 I Cチップ側に大電力を供給するために、 本実施形態では、 プリント配線板に電源 用のチップコンデンサ 6 2 0及びチップコンデンサ 7 2 0を備えてある。 このチ ップコンデンサによる効果については、 第 1実施例の第 4改変例と同様であるた め、 説明を省略する。
(第 4実施形態の第 3改変例)
本発明の第 3改変例に係るプリント配線板について、 第 5 5図を参照して説明 する。 第 3改変例のプリント配線板 6 1 0は、 上述した第 4実施形態とほぼ同様 である。 但し、 この第 3改変例のプリント配線板では、 チップコンデンサ 6 2 0 の第 1電極 6 2 1 , 第 2電極 6 2 2上にフィルドビア 6 6 0が形成され、 フィル ドビア 7 6 0を介して I Cチップ 6 9 0のバンプ 6 9 2と接続されている。
(第 4実施形態の第 4改変例)
本発明の第 4実施形態の第 4改変例に係るプリント配線板について、 第 5 6図 を参照して説明する。 第 4改変例のプリント配線板 6 1 0は、 上述した第 4実施 形態とほぼ同様である。 但し、 この改変例のプリント配線板では、 チップコンデ ンサ 6 2 0の第 1電極 6 2 1,第 2電極 6 2 2にフィルドビア 6 6 0が形成され、 該フィルドビア 6 6 0の直上に形成されたフィルドビア 7 6 0を介して I Cチッ プ 6 9 0のバンプ 6 9 2 P 1、 6 9 2 P 2と接続されている。 この第 4改変例で は、 I Cチップとチップコンデンサとの距離を最短にすることができる。
(第 4実施形態の第 5改変例)
第 5改変例に係るプリント配線板について、 第 5 7図を参照して説明する。 第 5改変例のプリント配線板 6 1 0は、 上述した第 4実施形態とほぼ同様である。 但し、 この改変例のプリント配線板では、 チップコンデンサ 6 2 0の第 1電極 6 2 1, 第 1電極 6 2 2を介して、 I Cチップ 6 9 0側のパッドとド一夕ボード 6 -77 -
9 4側のパッド 6 9 5とが接続されている。 即ち、 I Cチップとドー夕ポ一ドと の電源用、 アース用のスルーホールが省かれている。 この第 5改変例では、 第 4 実施形態と比べて配線密度を高めることができる。
(第 4実施形態の第 6改変例)
引き続き、 第 4実施形態の第 6改変例に係るプリント配線板について、 第 5 8 図、 第 5 9図を参照して説明する。
第 6改変例の構成は、第 5 1図を参照して上述した第 4実施形態と同様である。 但し、 第 6改変例のプリント配線板では、 チップコンデンサ 6 2 0が、 第 5 9図 に示すように第 1、 第 2電極 6 2 1, 6 2 2の被覆層 6 2 6 (第 4 5図参照) を 完全に剥離した後、 銅めつき膜 6 2 9により被覆してある。 そして、 銅めつき膜 6 2 9で被覆した第 1、 第 2電極 6 2 1 , 6 2 2に銅めつきよりなるバイァホー ル 6 6 0で電気的接続を取ってある。 ここで、 チップコンデンサの電極 6 2 1 , 6 2 2は、 メタライズからなり表面に凹凸がある。 このため、 金属層を剥き出し た状態で用いると、 接続層 6 4 0に非貫通孔 6 4 8を穿設する工程において、 該 凹凸に樹脂が残ることがある。 この際には、 当該樹脂残さにより第 1、 第 2電極 6 2 1 , 6 2 2とバイァホール 6 6 0との接続不良が発生することがある。 これ に対して、 第 6改変例では、 銅めつき膜 6 2 9によって第 1、 第 2電極 6 2 1 , 6 2 2の表面が平滑になり、 電極上に被覆された接続層 6 4 0に非貫通孔 6 4 8 を穿設した際に、 樹脂残さが残らず、 バイァホール 6 6 0を形成した際の電極 6 2 1 , 6 2 2との接続信頼性を高めることができる。
更に、 銅めつき膜 6 2 9の形成された電極 6 2 1、 6 2 2に、 めっきによりバ ィァホール 6 6 0を形成するため、 電極 6 2 1、 6 2 2とバイァホール 6 6 0と の接続性が高く、 ヒートサイクル試験を実施しても、 電極 6 2 1、 6 2 2とバイ ァホール 6 6 0との間で断線が生じることがない。
なお、 上記銅めつき膜 6 2 9は、 チップコンデンサの製造段階で第 1、 第 1電 極を構成する金属層 6 2 8の表面に被覆されたニッケルノスズ層 (被覆層) を、 プリント配線板への搭載の段階で剥離してから設ける。 この代わりに、 チップコ ンデンサ 6 2 0の製造段階で、 金属層 6 2 8の上に直接銅めつき膜 6 2 9を被覆 することも可能である。 即ち、 第 6改変例では、 第 4実施形態と同様に、 レーザ - 78- にて電極の銅めつき膜 6 2 9へ至る開口を設けた後、 デスミヤ処理等を行い、 バ ィァホールを銅めつきにより形成する。 従って、 銅めつき膜 6 2 9の表面に酸ィ匕 膜が形成されていても、上記レーザ及びデスミャ処理で酸化膜を除去できるため、 適正に接続を取ることができる。
なお、 第 1実施形態と同様に第 1 7図 (B) に示すようにコンデンサ 2 0の第 1電極 2 1、第 2電極 2 2の被覆 2 8の一部を除去して用いることも可能である。 第 1電極 2 1、 第 2電極 2 2を露出させることでめっきからなるバイァホールと の接続性を高めることができるからである。 、 更に、 チップコンデンサ 6 2 0のセラミックから成る誘電体 6 2 3の表面には 粗ィ匕層 6 2 3 αが設けられている。 このため、 セラミックから成るチップコンデ ンサ 6 2 0と樹脂からなる接続層 6 4 0との密着性が高く、 ヒートサイクル試験 を実施しても界面での接続層 6 4 0の剥離が発生することがない。 この粗化層 6 2 3 αは、 焼成後に、 チップコンデンサ 6 2 0の表面を研磨することにより、 ま た、 焼成前に、 粗化処理を施すことにより形成できる。 なお、 第 6改変例では、 コンデンサの表面に粗化処理を施し、樹脂との密着性を高めたが、この代わりに、 コンデンサの表面にシランカップリング処理を施すことも可能である。
(第 4実施形態の第 7改変例)
引き続き、第 4実施形態の第 7改変例に係るプリント配線板の構成について第 1 8図を参照して説明する。
この第 7改変例のプリント配線板の構成は、上述した第 1実施形態とほぼ同様で ある。但し、 コア基板 3 0への収容されるチップコンデンサ 2 0が異なる。第 1 8 図は、 チップコンデンサの平面図を示している。第 1 8図(Α) は、 多数個取り用 の裁断前のチップコンデンサを示し、 図中で一点鎖線は、裁断線を示している。上 述した第 1実施形態のプリント配線板では、第 1 8図(Β) に平面図を示すように チップコンデンサの側縁に第 1電極 2 1及び第 2電極 2 2を配設してある。第 1 8 図 (C) は、 第 7改変例の多数個取り用の裁断前のチップコンデンサを示し、 図中 で一点鎖線は、.裁断線を示している。第 7改変例のプリント配線板では、第 1 8図 (D)に平面図を示すようにチップコンデンサの側縁の内側に第 1電極 2 1及び第 - 79-
2電極 2 2を配設してある。
この第 7改変例のプリント配線板では、外縁の内側に電極の形成されたチップコ ンデンサ 2 0を用いるため、容量の大きなチップコンデンサを用いることができる。 引き続き、第 7改変例の第 1別例に係るプリント配線板第 1 9図を参照して説明 する。
第 1 9図は、第 1別例に係るプリント配線板のコア基板に収容されるチップコン デンサ 2 0の平面図を示している。上述した第 1実施形態では、複数個の小容量の チップコンデンサをコア基板に収容したが、第 1別例では、大容量の大判のチップ コンデンサ 2 0をコア基板に収容してある。 ここで、チップコンデンサ 2 0は、第 1電極 2 1と第 2電極 2 2と、誘電体 2 3と、第 1電極 2 1へ接続された第 1導電 膜 2 4と、第 2電極 2 2側に接続された第 2導電膜 2 5と、第 1導 ¾Ε 2 4及び第 2導電膜 2 5へ接続されていないチップコンデンサの上下面の接続用の電極 2 7 とから成る。この電極 2 7を介して I Cチップ側とドー夕ボード側とが接続されて いる。
この第 1改変例のプリント配線板では、大判のチップコンデンサ 2 0を用いるた め、容量の大きなチップコンデンサを用いることができる。 また、大判のチップコ ンデンサ 2 0を用いるため、ヒートサイタルを繰り返してもプリント配線板に反り が発生することがない。
第 2 0図を参照して第 2別例に係るプリント配線板について 明する。第 2 0図 (Α) は、 多数個取り用の裁断前のチップコンデンサを示し、 図中で一点鎖線は、 通常の裁断線を示し、第 2 0図(Β)は、チップコンデンサの平面図を示している。 第 2 0図(Β) に示すように、 この第 2別例では、 多数個取り用のチップコンデン サを複数個 (図中の例では 3枚) 連結させて大判で用いている。
この第 2別例では、大判のチップコンデンサ 2 0を用いるため、容量の大きなチ ップコンデンサを用いること力できる。また、大判のチップコンデンサ 2 0を用い るため、ヒートサイクルを繰り返してもプリント配線板に反りが発生することがな い。
上述した実施形態では、 チップコンデンサをプリント配線板に内蔵させたが、 - 80 - チップコンデンサの代わりに、 セラミック板に導電体膜を設けてなる板状のコン デンサを用いることも可能である。 第 6改変例の銅めつきを被覆する構成及びチ ップコンデンサの表面を粗化する構成は、 第 4実施形態、 第 1、 第 2、 第 3、 第 4、 第 5、 第 6改変例に適用可能であることは言うまでもない。
ここで、第 4実施形態の第 6改変例のプリント配線板について、コア基板内に埋 め込んだチップコンデンサ 6 2 0のインダクタンスと、 プリント配線板の裏面 (ド一夕ポード側の面) に実装したチップコンデンサのィンダクタンスとを測定 した値を示す。
コンデンサ単体の場合
埋め込み形 1 3 7pH
2 8 7pH コンデンサを 8個並列に接続した場合
埋め込み形 6 OpH
裏面実装形 ' 7 2pH 以上のように、 コンデンサを単体で用いても、 容量を増大させるため並列に接 続した場合にも、 チップコンデンサを内蔵することでィンダク夕ンスを低減でき る。
次に、 信頼性試験を行った結果について説明する。 ここでは、 第 6改変例のプ リント配線板において、 1個のチップコンデンサの静電容量の変化率を測定した。
(測定周波数 100Hz) (測定周波数 1kHz)
Steam 168時間: 0.3% 0.4%
HAST 100時間: -0.9% -0.9%
TS lOOOcycles: 1.1% 1.3%
Steam試験は、 蒸気に当て湿度 1 0 0 %に保った。 また、 HA S T試験では、 一 81—
相対湿度 1 0 0 %、 印加電圧 1 . 3 V、 温度 1 2 1でで 1 0 0時間放置した。 T S試験では、 — 1 2 5 °Cで 3 0分、 5 5 で 3 0分放置する試験を 1 0 0 0回線 り返した。
上記信頼性試験において、 チップコンデンサを内蔵するプリント配線板におい ても、 既存のコンデンサ表面実装形と同等の信頼性が達成できていることが分か つた。 また、 上述したように、 T S試験において、 セラミックから成るコンデン ザと、 棚旨からなるコア基板及び層間棚旨絶縁層の熱膨張率の違いから、 内部応 力力発生しても、 チップコンデンサの端子とバイァホールとの間に断線、 チッブ コンデンザと層間樹脂聽層との間で剥離、 層間樹脂繊層にクラックが発生せ ず、 長期に渡り高い信頼性を達成できることが判明した。
第 4実施形態の構造により、 インダク夕ンスを起因とする電気特性の低下する ことはない。
.コンデンザの下部からも接続することが可能となるので、 ループィンダクタン スの距離を短くし、 配設する自由度を増す構造であるといえる。
また、 コア基板とコンデンサの間に樹脂が充填されているので、 コンデンサな ど力起因する応力が発生しても緩和されるし、 マイグレーションの発生がない。 そのために、 コンデンサの電極とバイァホールの接続部への剥離や溶解などの影 響がない。
そのために、 信頼性試験を実施しても所望の性能を保つことができるのである。 また、 コンデンサを銅によって被覆されている場合にも、 マイグレーションの発 生を防止することができる。
(第 5実施形態)
先ず、 本発明の第 5実施形態に係るプリント配線板の構成について第 6 3図、 第 6 4図を参照して説明する。第 6 3図は、プリント配線板 8 1 0の断面を示し、 第 6 4図は、第 6 3図に示すプリント配線板 8 1 0に I Cチップ 8 9 0を搭載し、 ドー夕ポード 8 9 4側へ取り付けた状態を示している。
第 6 3図に示すようにプリント配線板 8 1 0は、 チップコンデンサ 8 2 0と、 一 82 - チップコンデンサ 8 2 0を収容するコア基板 8 3 0と、ビルドアップ層 8 8 0 A、 8 8 0 Bを構成する層間樹脂絶縁層 8 5 0とからなる。 コア基板 8 3 0は、 コン デンサ 8 2 0を収容する収容層 8 3 0 aと接続層 8 4 0とからなる。 接続層 8 4 0には、 バイァホール 8 6 0及び導体回路 8 5 8が形成され、 層間樹脂赚層 8 5 0には、 バイァホール 9 6 0及び導体回路 9 5 8が形成されている。 本実施形 態では、 ビルドアップ層が 1層の層間樹脂feM層 8 5 0からなるが、 ビルドアッ プ層は、 複数の層間樹脂絶縁層からなること力できる。
チップコンデンサ 8 2 0は、 第 6 6図 (A) に示すように第 1電極 8 2 1と第 2電極 8 2 2と、 該第 1、 第 2電極に挟まれた誘電体 8 2 3とから成り、 該誘電 体 8 2 3には、 第 1電極 8 2 1側に接続された第 1導電膜 8 2 4と、 第 2電極 8 2 2側に接続された第 2導電膜 8 2 5と力複数枚対向配置されている。 第 1電極 8 2 1及び第 2電極 8 2 2は、 銅メタライズからなる金属層 8 2 6に、 半田等の 被覆層 8 2 8力被されている。 本実施形態では、 第 1電極 8 2 1及び第 2電極 8 2 2にめつきからなるバイァホール 8 6 0で接続を取る。 第 5実施形態のプリン ト配線板では、 第 6 6図 (B) に示すように、 チップコンデンサ 8 2 0の第 1電 極 8 2 1および第 2電極 8 2 2の上面の被覆層 8 2 8から金属層 8 2 6を露出さ せている。 このため、 第 6 3図に示すように、 第 1、 第 2電極 8 2 1, 8 2 2と めっきからなるバイァホール 8 6 0との接続性が高くなり、 また、 接続抵抗を低 減することができる。
更に、 チップコンデンサ 8 2 0のセラミックから成る誘電体 8 2 3の表面には 粗ィ匕層 8 2 3 αが設けられている。 このため、 セラミックから成るチップコンデ ンサ 8 2 0と樹脂からなる接続層 8 4 0との密着性が高く、 ヒートサイクル試験 を実施しても界面での接続層 8 4 0の剥離が発生することがない。 この粗化層 8 2 3 ひは、 焼成後に、 チップコンデンサ 8 2 0の表面を研磨することにより、 ま た、 焼成前に、 粗化処理を施すことにより形成できる。
第 6 4図に示すように上側のビルドアップ層 8 8 O Aのバイァホール 9 6 0に は、 I Cチップ 8 9 0のパッド 8 9 2 S 1、 8 9 2 S 2、 8 9 2 P 1 , 8 9 2 P 2へ接続するためのバンプ 8 7 6が形成されている。 一方、 下側のビルドアップ 層 8 8 0 Bのバイァホール 9 6 0には、ドー夕ボード 8 9 4のパッド 8 9 5 S 1、 - 83 -
8 9 5 S 2、 8 9 5 P 1、 8 9 5 P 2へ接続するためのバンプ 8 7 6が配設され ている。 コア基板 8 3 0にはスルーホール 8 4 6力形成されている。
I Cチップ 8 9 0の信号用のパッド 8 9 2 S 2は、 バンプ 8 7 6—導体回路 9 5 8—バイァホール 9 6 0一スルーホール 8 4 6—バイァホール 9 6 0—バンプ 8 7 6を介して、 ドー夕ボード 8 9 4の信号用のパッド 8 9 5 S 2に接続されて いる。 一方、 I Cチップ 8 9 0の信号用のパッド 8 9 2 S 1は、 バンプ 8 7 6 - バイァホール 9 6 0一スルーホール 8 4 6一バイァホール 9 6 0—バンプ 8 7 6 を介して、 ドー夕ボ一ド 8 9 4の信号用のパッド 8 9 5 S 1に接続されている。
I Cチップ 8 9 0の電源用パッド 8 9 2 P 1は、 バンプ 8 7 6—バイァホール 9 6 0—導体回路 8 5 8 _バイァホール 8 6 0を介してチップコンデンサ 8 2 0 の第 1電極 8 2 1へ接続されている。 一方、 ドー夕ボ一ド 8 9 4の電源用パッド
8 9 5 P 1は、 バンプ 8 7 6 _バイァホール 9 6 0—スルーホール 8 4 6—導体 回路 8 5 8—バイァホール 8 6 0を介してチップコンデンサ 8 2 0の第 1電極 8 2 1へ接続されている。
I Cチップ 8 9 0の電源用パッド 8 9 2 P 2は、 バンプ 8 7 6—バイァホール
9 6 0 _導体回路 8 5 8 _バイァホール 8 6 0を介してチップコンデンサ 8 2 0 の第 2電極 8 2 2へ接続されている。 一方、 ドー夕ボード 8 9 4の電源用パッド 8 9 5 P 2は、 バンプ 8 7 6 _バイァホール 9 6 0—スルーホール 8 4 6—導体 回路 8 5 8—バイァホール 8 6 0を介してチップコンデンサ 8 2 0の第 2電極 8 2 2へ接続されている。
第 5実施形態のプリント配線板 8 1 0では、 I Cチップ 8 9 0の直下にチップ コンデンサ 8 2 0を配置するため、 I Cチップとコンデンサとの距離が短くなり、 •電力を瞬時的に I Cチップ側べ供給することが可能になる。 即ぢ、 ループインダ クタンスを決定するループ長さを短縮することができる。
更に、 チップコンデンサ 8 2 0とチップコンデンサ 8 2 0との間にスル一ホー ル 8 4 6を設け、 チップコンデンサ 8 2 0を信号線が通過しない。 このため、 コ ンデンサを通過させた際に発生する高誘電体によるインピーダンス不連続による 反射、 及び、 高誘電体通過による伝搬遅延を防ぐことができる。
また、 プリント配線板の裏面側に接続される外部基板 (ドー夕ボード) 8 9 4 - 84 - とコンデンサ 8 2 0の第 1電極 8 2 1, 第 2電極 8 2 2とは、 I Cチップ側の接 続層 8 4 0に設けられたバイァホール 8 6 0及びコア基板に形成されたスルーホ ール 8 4 6を介して接続される。 即ち、 心材を備え加工が困難な収容層 8 3 0 a に通孔を形成してコンデンザの端子と外部基板とを直接接続しないため、 接続信 頼性を高めることができる。
また、 本実施形態では、 第 6 3図に示すようにコア基板 8 3 0の通孔 8 3 7の 下面とチップコンデンサ 8 2 0との間に接着剤 8 3 6を介在させ、 通孔 8 3 7の 側面とチップコンデンサ 8 2 0との間に樹脂充填剤 8 3 6 aを充填してある。 こ こで、 接着剤 8 3 6及び樹脂充填剤 8 3 6 aの熱膨張率を、 コア基板 8 3 0及び 接続層 8 4 0よりも小さく、 即ち、 セラミックからなるチップコンデンサ 8 2 0 に近いように設定してある。 このため、 ヒートサイクル試験において、 コア基板 及び接続層 8 4 0とチップコンデンサ 8 2 0との間に熱膨張率差から内応力が発 生しても、 コア基板及び接続層 8 4 0にクラック、 剥離等が生じ難く、 高い信頼 性を達成できる。 また、 マイグレーションの発生を防止することもできる。 第 5実施形態のプリント配線板の製造工程について、 第 6 0図〜第 6 3図を参 照して説明する。
( 1 ) 先ず、 心材にエポキシ樹脂を含浸させたプリプレダ 8 3 5を 4枚積層して なる積層板 8 3 2 aにチップコンデンサ収容用の通孔 8 3 7を形成し、 一方、 プ リプレダ 8 3 5を 2枚積層してなる積層板 8 3 2 bを用意する(第 6 0図(A) )。 ここで、 プリプレダとして、 エポキシ以外でも、 B T、 フエノーリレ樹月旨あるいは ガラスクロスなどの強ィ匕材を含有したものを用い得る。 しかし、 コア基板をセラ ミックゃ A I Nなどの基板を用いることはできなかった。 該基板は外形加工性が 悪く、 コンデンサを収容することができないことがあり、 樹脂で充填させても空 隙が生じてしまうためである。 次に、 積層板 8 3 2 aと積層板 8 3 2 bとを重ね 収容層 8 3 0 aを形成した後、 通孔 8 3 7内に第 6 6図 (B) を参照して上述し たように第 1、 第 2電極 8 2 1 , 8 2 2の上面の被覆 8 2 8を剥いだチップコン デンサ 8 2 0を収容させる (第 6 0図 (B) )。 ここで、 該通孔 8 3 7とチップコ ンデンサ 8 2 0との間に接着剤 8 3 6を介在させることが好適である。 なお、 本 願に用いられる樹脂及び眉間樹脂絶縁層は、融点が 3 0 0 以下であり、 3 5 0で 一 85— 以上の温度を加えると、 溶解、 軟化もくしは炭化してしまう。
( 2 ) 次に、 上記チップコンデンサ 8 2 0を収容する積層板 8 3 2 a及び積層板 8 3 2 bからなる収容層の両面に、第 1実施形態と同様な樹脂フィルム(接続層) 8 4 0 aを積層させる (第 6 0図 (C))。 そして、 両面からプレスして表面を平 坦にする。 その後、 加熱して硬化させることで、 チップコンデンサ 8 2 0を収容 する収容層 8 3 0 aと接続層 8 4 0とからなるコア基板 8 3 0を形成する (第 6 0図 (D))。 本実施形態では、 コンデンサ 8 2 0を収容した収容層 8 3 0 aと接 続層 8 4 0とを、両面に圧力を加えて張り合わせコア基板 8 3 0を形成するため、 表面が平坦化される。 これにより、 後述する工程で、 高い信頼性を備えるように 層間樹脂絶縁層 8 5 0及び導体回路 9 5 8を積層することができる。
( 3 ) なお、 コア基板の通孔 8 3 7の側面に樹脂充填剤 8 3 6 aを充填して、 気 密性を高めることが好適である。 また、 ここでは、 樹脂フィルム 8 4 0 aには、 金属層のないものを用いて積層させているが、 片面に金属層を配設した樹脂フィ ルム (R C C) を用いてもよい。 即ち、 両面板、 片面板、 金属膜を有しない樹脂 板、 樹脂フィルムを用いることができる。
(4) 次に、 層間樹脂請層 8 5 0 , コア基板及び層間榭脂赚層 8 5 0に対し て、ドリルでスルーホール用の 3 0 0〜5 0 0 /zmの通孔 8 4 6 aを穿設する(第 6 1図 (A) )。 そして、 C 02 レ一ザ、 YAGレーザ、 エキシマレーザ又は UV レーザにより上面側の層間樹脂絶縁層 8 5 0にチップコンデンサ 8 2 0の第 1電 極 8 2 1及び第 2電極 8 2 2へ至る非貫通孔 8 4 8を穿設する(第 6 1図(B))。 場合によっては、 非貫通孔の位置に対応させて通孔の穿設されたエリアマスクを 載置してレーザでエリア加工を行ってもよい。 更に、 バイァホールの大きさゃ径 が異なる物を形成する場合には、 混合のレーザによって形成させてもよい。
( 5 ) その後、 デスミヤ処理を施す。 引き続き、 表面のパラジウム触媒を付与し た後、 無電解めつき液にコア基板 8 3 0を浸漬し、 均一に無電解銅めつき膜 8 5
2を析出させる (第 6 1図 (C))。 無電解銅めつき膜 8 5 2の表面に粗ィヒ層を形 成することもできる。粗化層は R a (平均粗度高さ) = 0. 0 1〜5 μπιである。 特に望ましいのは、 0 . 5〜 3 mの範囲である。
( 6 )そして、無電解めつき膜 8 5 2の表面に感光性ドライフィルムを張り付け、 — 86— マスクを載置して、 露光 ·現像処理し、 所定パターンのレジスト 8 5 4を形成す る (第 6 2図 (A))。 ここでは、 無電解めつきを用いているが、 スパッ夕により 銅、 ニッケル等の金属膜を形成することも可能である。 スパッ夕はコスト的には 不利であるが、 樹脂との密着性を改善できる利点がある。 そして、 電解めつき液 にコア基板 8 3 0を浸漬し、 無電解めつき膜 8 5 2を介して電流を流し電解銅め つき膜 8 5 6を析出させる (第 6 2図 (B))。 そして、 レジスト 8 5 4を 5 %の KOHで剥離した後、 レジスト 8 5 4下の無電解めつき膜 8 5 2を硫酸と過酸化 水素混合液でエッチングして除去し、 接続層 8 4 0の非貫通孔 8 4 8にバイァホ —ル 8 6 0、 接続層 8 4 0の表面に導体回路 8 5 8を、 コア基板 8 3 0の通孔 8 4 6 aにスルーホール 8 4 6を形成する (第 6 2図 (C))。 以降の工程は、 第 2 実施例の (1 0 ) 〜 (1 5 ) の工程と同様であるため、 説明を省略する。
該プリント配線板への I Cチップの載置及び、 ドー夕ボ一ドへの取り付けは、 第 1実施形態と同様であるため説明を省略する。
(第 5実施形態の第 1改変例)
引き続き、本発明の第 5実施形態の第 1改変例に係るプリント配線板について、 第 6 5図を参照して説明する。 第 1改変例のプリント配線板 8 1 0は、 導電性ピ ン 8 9 6が配設され、 該導電性ピン 8 9 6を介してドー夕ボードとの接続を取る ように形成されている。 また、 コア基板 8 3 0力 通孔 8.3 7を有する収容層 8 3 0 aと、 該収容層 8 3 0 aの両面に配設された接続層 8 4 0とからなる。 そし て、 収容層 8 3 0 aの両面に配設された接続層 8 4 0に、 チップコンデンサ 8 2 0の電極 8 2 1, 8 2 2と接続するバイァホ一ル 8 6 0が配設され、 I Cチップ 8 9 0、 及び、 導電性ピン 8 9 6へ接続されている。 この第 1改変例では、 第 6 6図 (C) に示すように、 チップコンデンサ 8 2 0の電極 8 2 1, 8 2 2の被覆 は完全に除去されている。
上述した第 5実施形態では、 コア基板 8 3 0に収容されるチップコンデンサ 8 2 0のみを備えていたが、 第 1改変例では、 表面及び裏面に大容量のチップコン デンサ 9 2 0が実装されている。
I Cチップは、 瞬時的に大電力を消費して複雑な演算処理を行う。 ここで、 I Cチップ側に大電力を供給するために、 第 1改変例では、 プリント配線板に電源 - 87 - 用のチップコンデンサ 8 2 0及びチップコンデンサ 9 2 0を備えてある。 このチ ップコンデンサによる効果については、 第 1実施形態の第 4改変例と同様である ため、 説明を省略する。
(第 5実施形態の第 2改変例)
次に、 第 2改変例に係るプリント配線板について、 第 6 7図及び第 6 8図を参 照して説明する。
この第 2改変例の構成は、 上述した第 5実施形態とほぼ同様である。 但し、 上 述した第 5実施形態では、 チップコンデンサ 8 2 0の電極 8 2 1 , 8 2 2の被覆 を一部剥いで金属層 8 2 6の表面を露出させた。これに対して、第 2改変例では、 チップコンデンサ 8 2 0は、 第 6 8図 (A) に示すように金属層 8 2 6の被覆を 完全に剥いだ後、 第 6 8図 (B) に示すように、 金属層 8 2 6の表面に銅めつき 膜 8 2 9を被覆してある。 めっき膜の被覆は、 電解めつき、 無電解めつきなどの めっきで形成されている。 そして、 第 6 7図に示すように銅めつき膜 8 2 9を被 覆した第 1、 第 2電極 8 2 1 , 8 2 2に銅めつきよりなるバイァホール 8 6 0で 電気的接続を取ってある。 ここで、 チップコンデンサの電極 8 2 1 , 8 2 2は、 メタライズからなり表面に凹凸がある。 このため、第 5実施形態の第 6 1図(B) に示す接続層 8 4 0に非貫通孔 8 4 8を穿設する工程において、 該凹凸に樹脂が 残ることがある。 この際には、 当該 1 脂残さにより第 1、 第 2電極 8 2 1 , 8 2 2とバイァホール 8 6 0との接続不良が発生することがある。 一方、 第 2改変例 では、 銅めつき膜 8 2 9によって第 1、 第 2電極 8 2 1 , 8 2 2の表面が平滑に' なり、 電極上に被覆された接続層 8 4 0に非貫通孔 8 4 8を穿設した際に、 樹脂 残さが残らず、 バイァホール 8 6 0を形成した際の電極 8 2 1 , 8 2 2との接続 信頼性を高めることができる。
更に、 銅めつき膜 8 2 9の形成された電極 8 2 1、 8 2 2に、 めっきによりバ ィァホール 8 6 0を形成するため、 電極 8 2 1、 8 2 2とバイァホール 8 6 0と の接続性が高く、 ヒートサイクル試験を実施しても、 電極 8 2 1、 8 2 2とバイ ァホール 8 6 0との間で断線が生じることがない。
なお、 ここでは、 プリント配線板への収容の段階で、 被覆層 8 2 8を取って、 銅めつき膜 8 2 9を設けたが、 チップコンデンサ 8 2 0の製造段階で、 金属層 8 - 88-
2 6の上に直接銅めつき膜 8 2 9を被覆することも可能である。 即ち、 第 2改変 例では、 レーザにて電極の銅めつき膜 8 2 9へ至る開口を設けた後、 デスミヤ処 理等を行い、 ノ ィァホールを銅めつきにより形成する。 従って、 銅めつき膜 8 2 9の表面に酸化膜が形成されていても、 上記レーザ及びデスミヤ処理で酸化膜を 除去できるため、 適正に接続を取ることができる。
更に、 チップコンデンサ 8 2 0のセラミックから成る誘電体 8 2 3の表面には 粗化層 8 2 3 ひが設けられている。 このため、 セラミックから成るチップコンデ ンサ 8 2 0と樹脂からなる接続層 8 4 0との密着性が高く、 ヒ一トサイクル試験 を実施しても界面での接続層 8 4 0の剥離が発生することがない。
(第 5実施形態の第 3改変例)
引き続き、 第 3改変例に係るプリント配線板の構成について第 6 9図及び第 1 8図を参照して説明する。
この第 3改変例のプリント配線板 8 1 0の構成は、 上述した第 5実施形態とほ ぼ同様である。 但し、 コア基板 8 3 0への収容されるチップコンデンサ 2 0が異 なる。第 1 8図は、チップコンデンサの平面図を示している。第 1 8図(A)は、 多数個取り用の裁断前のチップコンデンサを示し、 図中で一点鎖線は、 裁断線を 示している。 上述した第 3改変例のプリント配線板では、 第 1 8図 (B) に平面 図を示すようにチップコンデンザの側縁に第 1電極 2 1及び第 2電極 2 2を配設 してある。 第 1 8図 (C) は、 第 3改変例の多数個取り用の裁断前のチップコン デンサを示し、 図中で一点鎖線は、 裁断線を示している。 第 3改変例のプリント 配線板では、 第 1 8図 (D) に平面図を示すようにチップコンデンサの側縁の内 側に第 1電極 2 1及び第 2電極 2 2を配設してある。
この第 3改変例のプリント配線板では、外縁の内側に電極の形成されたチップ コンデンサ 2 0を用いるため、 容量の大きなチップコンデンサを用いることがで きる。 なお、 第 3改変例でも、 チップコンデンサの表面は粗化処理が施されてい る。
(第 5実施形態の第 4改変例)
引き続き、 本発明の第 4改変例に係るプリント配線板の構成について第 7 0図 及び第 1 9図を参照して説明する。 一 89— 第 7 0図は、 第 4改変例のプリント配線板 8 1 0の断面を示し、 第 6 8図は、 該プリント配線板 8 1 0のコア基板 8 3 0に収容されるチップコンデンサ 2 0の 平面図を示している。 上述した第 5実施形態では、 複数個の小容量のチップコン デンサをコア基板に収容したが、 第 4改変例では、 マトリクス状に電極を形成し た大容量の大判のチップコンデンサ 2 0をコア基板 8 3 0に収容してある。 ここ で、 チップコンデンサ 2 0は、 第 1電極 2 1と第 2電極 2 2と、 誘電体 2 3と、 第 1電極 2 1へ接続された第 1導電膜 2 4と、 第 2電極 2 2側に接続された第 2 導電膜 2 5と、 第 1導電膜 2 4及び第 2導電膜 2 5へ接続されていないチップコ ンデンサの上下面の接続用の電極 2 7とカゝら成る。 この電極 2 7を介して I Cチ ップ側とドー夕ポード側とが接続されている。
この第 4改変例のプリント配線板では、 大判のチップコンデンサ 2 0を用いる ため、 容量の大きなチップコンデンサを用いることができる。 また、 大判のチッ プコンデンサ 2 0を用いるため、 ヒートサイクルを繰り返してもプリント配線板 8 1 0に反りが発生することがない。 なお、 第 4改変例でも、 チップコンデンサ の表面は粗化処理力 ¾Sされている。
(第 5実施形態の第 5改変例)
第 7 1図及び第 2 0図を参照して第 5改変例に係るプリント配線板について説 明する。第 7 1図は、該プリント配線板の断面を示している。第 2 0図(A)は、 多数個取り用の裁断前のチップコンデンサを示し、 図中で一点鎖線は、 通常の裁 断線を示し、 第 2 0図 (B) は、 チップコンデンサの平面図を示している。 第 2 0図 (B) に示すように、 この改変例では、 多数個取り用のチップコンデンサを 複数個 (図中の例では 3枚) 連結させて大判で用いている。
この第 5改変例では、 大判のチップコンデンサ 2 0を用いるため、 容量の大き なチップコンデンサを用いることができる。 また、 大判のチップコンデンサ 2 0 を用いるため、 ヒートサイクルを繰り返してもプリント配線板 8 1 0に反りが発 生することがない。 なお、 第 5改変例でも、 チップコンデンサの表面は粗化処理 が施されている。
(第 5実施形態の第 6改変例)
第 7 2図を参照して第 6改変例に係るプリント配線板について説明する。 第 7 一 90—
2図は、 該プリント配線板の断面を示している。 第 6 3図を参照して上述した第 5実施形態では、 コァ基板 8 3 0の凹部 8 3 2にチップコンデンサ 8 2 0力 1個 収容された。 これに対して、 第 6改変例では、 凹部 8 3 2に複数個のチップコン デンサ 8 2 0が収容されている。 この第 6改変例では、 チップコンデンサの高密 度で内蔵させることができる。 なお、 第 6改変例でも、 チップコンデンサの表面 は粗化処理が施されている。
上述した実施形態では、 チップコンデンサをプリント配線板に内蔵させたが、 チップコンデンサの代わりに、 セラミック板に導電体膜を設けてなる板状のコン デンサを用いることも可能である。 また、 上述した実施形態では、 コンデンサの 表面に粗化処理を施し、 樹脂との密着性を高めたが、 この代わりに、 コンデンサ の表面にシランカップリング処理を施すことも可能である。
ここで、 第 2改変例のプリント配線板について、 コア基板内に埋め込んだチッ プコンデンサ 2 0のインダク夕ンスと、 プリント配線板の裏面 (ドー夕ボード側 コンデンサ単体の場合
埋め込み形 1 3 7pH
裏面実装形 2 8 7 pH コンデンサを 8個並列に接続した場合
埋め込み形 6 OpH
裏面実装形 7 2pH
' 以上のように、 コンデンサを単体で用いても、 容量を増大させるため並列に接 続した場合にも、 チップコンデンサを内蔵することでィンダク夕ンスを低減でき る。
次に、 信頼性試験を行った結果について説明する。 ここでは、 第 2改変例のプ リン卜配線板において、 1個のチップコンデンサの静電容量の変化率を測定した。 - 91 -
(測定周波数 100Hz) (測定周波数 1kHz)
Steam 168時間: 0.3% 0.4%
HAST 100時間: -0.9% . -0.9%
TS lOOOcycles: 1.1% 1.3%
Steam試験は、 蒸気に当て湿度 1 0 0 %に保った。 また、 HA S T試験では、 相対湿度 1 0 0 %、 印加電圧 1 . 3 V、 温度 1 2 1 で 1 0 0時間放置した。 T S試験では、 _ 1 2 51:で 3 0分、 5 5 で 3 0分放置する試験を 1 0 0 0回線 り返した。 '
上記信頼性試験において、 チップコンデンサを内蔵するプリント配線板におい ても、 既存のコンデンサ表面実装形と同等の信頼性が達成できていることが分か つた。 また、 上述したように、 T S試験において、 セラミックから成るコンデン ザと、 樹脂からなるコア基板及び層間樹脂 緣層の熱膨張率の違いから、 内部応 力力発生しても、 チップコンデンサの端子とバイァホールとの間に断線、 チップ コンデンザと層間樹脂絶縁層との間で剥離、 層間樹脂! &緣層にクラックが発生せ ず、 長期に渡り高い信頼性を達成できることが判明した。
第 5実施形態の構造により、 ィンダク夕ンスを起因とする電気特性の低下する ことはない。
また、 信頼性条件下においても、 電気特性やプリント配線板に剥離やクラック などを引き起こさない。 そのため、 コンデンサとバイァホール間での不具合が生 じないからである。
また、 コア基板とコンデンサの間に樹脂が充填されているので、 コンデンサな どが起因する応力が発生しても緩和されるし、 マイグレーションの発生がない。 そのために、 コンデンサの電極とバイァホールの接続部への剥離や溶解などの影 響がない。 そのために、 信頼性試験を実施しても所望の性能を保つことができる のである。
また、 コンデンサを銅によって被覆されている場合にも、 マイグレーションの 発生を防止することができる。

Claims

一 92— 請 求 の 範 囲
1 . コア基板に樹脂絶縁層と導体回路を積層してなるプリント配線板であって、 前記コア基板内に、 凹部を形成し、 前記凹部の中に複数個のコンデンサを収容さ せたことを特徴とするプリント配線板。
2. 前記凹部内の複数個のコンデンサ間に、 コア基板よりも熱膨張率の小さい 樹脂を充填したことを特徴とする請求項 1に記載のプリント配線板。
3 . 前記樹脂層に、 通孔を穿設してスルーホールを形成したことを特徴とする 請求項 1又は請求項 2に記載のプリント配線板。
4. 前記コンデンサの電極に金属膜を形成し、 前記金属膜を形成させた電極へ めっきにより電気的接続を取ったことを特徴とする請求項 1又は請求項 2に記載 のプリント配線板。
5. 前記チップコ デンサの電極に形成した金属膜は、 銅を主とするめつき膜 であることを特徴とする請求項 4に記載のプリント配線板。
6. 前記コンデンサの電極の被覆層の少なくとも一部を露出させて、 前記被覆 層から露出した電極にめっきにより電気接続を取ったことをことを特徴とする 請求項 1又は請求項 2のプリント配線板。
7. 前記コンデンサとして、 外縁の内側に電極が形成されたチップコンデンサ を用いたことを特徴とする請求項 1〜請求項 6の内 1に記載のプリント配線板。
8. 前記コンデンサとして、 マトリクス状に電極を形成されたチップコンデン サを用いたことを特徴とする請求項 1〜請求項 8の内 1に記載のプリント配線 板
9. 前記プリント配線板の表面にコンデンサを実装したことを特徴とする請求 項 1〜請求項 8の内 1に記載のプリント配線板。
1 0. 少なくとも以下 (a) ~ ( c ) の工程を備えることを特徴とするプリン ト配線板の製造方法:
( a ) コア基板に、 凹部を形成する工程;
' (b ) 前記凹部の中に複数個のコンデンサを載置する工程;
( c ) 前記コンデンサ間に、 樹脂を充填する工程。 一 93—
1 1 . 前記(b)工程の後に、前記凹部内の前記複数個のコンデンザの上面に、 上から圧力を加え、 前記コンデンサの上面の高さを揃える工程を備えることを特 徵とする請求項 6に記載のプリント配線板の製造方法。
1 2. 前記 (c ) 工程の後に、 前記樹脂層に通孔を穿設してスルーホールを形 成する工程を備えることを特徴とする請求項 6に記載のプリント配線板の製造方 法。
1 3. 少なくとも以下 (a ) 〜 (d ) の工程を備えることを特徴とするプリン ト配線板の製造方法:
( a ) 心材となる樹脂を含有させてなる樹脂材料に通孔を形成する工程; (b) 前記通孔を形成した樹脂材料に、 樹脂材料を貼り付けて、 凹部を有するコ ァ基板を形成する工程;
( c ) 前記コア基板の凹部に複数個のコンデンサを載置する工程;
( d) 前記コンデンサ間に樹脂を充填する工程。
.
1 4. 前記( c )工程の後に、前記凹部内の前記複数個のコンデンサの上面に、 上から圧力を加え、 前記コンデンサの上面の高さを揃える工程を備えることを特 徵とする請求項 1 3に記載のプリント配線板の製造方法。
1 5. 前記 (d) 工程の後に、 前記樹脂層に通孔を穿設してスルーホールを形 成する工程を備えることを特徴とする請求項 1 3に記載のプリント配線板の製造 方法。
1 6. コア基板に樹脂絶縁層と導体回路とを積層してなるプリント配線板であ つて、
前記コア基板は、 少なくとも 1層以上である絶縁樹脂層で形成された接続層と ザダリ部にコンデンサを収納した収容層とからなることを特徴とするプリント配 線板。
1 7. 前記収容層は、 心材に樹脂を含浸させた樹脂基板からなり、 前記接続層 は心材を有しない樹脂基板からなることを特徴とする請求項 1 6のプリント配線 板。
1 8. 前記接続層と前記コンデンサとは、 導電性接着剤を介して接続されてい ることを特徴とする請求項 1 6又は請求項 1 7に記載のプリント配線板。 -94-
1 9. 前記コア基板において、 接続層と収容層の間に、 前記導電性接着剤へ接 続される回路が設けられていることを特徴とする請求項 1 8に記載のプリント配 線板。
2 0. プリント配線板の表面側に配設される I Cチップと前記コンデンサの端 子とは、 前記接続層に設けられたバイァホールを介して接続され、
プリント配線板の裏面側に配設される外部基板と前記コンデンサの端子とは、 前記バイァホール及びコア基板に形成されたスルーホールを介して接続されるこ とを特徴とする請求項 1 7に記載のプリント配線板。
2 1 . 前記コンデンサを複数個収容し、 コンデンサ間に I Cチップと外部基板 との接続用配線を配設したことを特徴とする請求項 1 6〜請求項 2 0の内 1に記 載のプリント配線板。
2 2 . 前記コンデンサとして、 外縁の内側に電極が形成されたチップコンデン サを用いたことを特徴とする請求項 1 6〜請求項 2.1の内 1に記載のプリント 配線板。
2 3. 前記コンデンサとして、 マトリクス状に電極を形成されたチップコンデ ンサを用いたことを特徴とする請求項 1 6〜請求項 2 2の内 1に記載のプリン ト配線板
2 4. 前記プリント配線板の表面にコンデンサを実装したことを特徴とする請 求-項 1 6〜請求項 2 3の内 1に記載のプリント配線板。
2 5 . 前記表面のチップコンデンサの静電容量は、 内層のチップコンデンサの 静電容量以上であることを特徴とする請求項 2 4に記載のプリント配線板。
2 6. 前記表面のチップコンデンサのインダクタンスは、 内層のチップコンデ ンサのィンダクタンス以上であることを特徴とする請求項 2 4に記載のプリン卜 配線板。
2 7 . 前記チップコンデンサの電極に、 銅を主とするめつき膜で金属膜を設け たことを特徴とする請求項 1 6〜請求項 2 5のいずれか 1に記載のプリント配線 板。
2 8. 前記コア基板のザダリ部と前記チップコンデンサとの間に、 コア基板よ りも熱膨張率の小さい樹脂を充填したことを特徵とする請求項 1 6〜請求項 2 6 - 95 - のいずれか 1に記載のプリント配線板。
2 9. 少なくとも以下 ( a ) 〜 (c ) の工程を備えることを特徴とするプリン ト配線板の製造方法:
( a) 片面あるいは両面に回路パターンを形成した樹脂板に、 接着材料を介して 前記回路パターンにコンデンサを接続する工程;
(b) 前記樹脂板に、 前記コンデンサを収容するキヤビティを形成した樹脂基板 を貼り付け、 コア基板を形成する工程;
( c ) 前記樹脂板に前記コンデンザの電極へ至る開口を設けてバイァホールを形 成する工程。
3 0. 前記 (c ) 工程の貼り付けの際、 基板の両面から圧力をかけることを特 徴とする請求項 2 9に記載のプリント配線板の製造方法。
3 1 . 前記 (c ) 工程の前後に、 前記樹脂板に前記樹脂基板を貼り付けてなる 前記コア基板に、 通孔を穿設してスルーホールとする工程を経ることを特徴とす る請求項 2 9または請求項 3 0に記載のプリント配線板の製造方法。
3 2. コア基板に樹脂絶縁層と導体回路とを積層してなるプリント配線板であ つて、
前記コア基板は、少なくとも 1層以上である絶縁樹脂層で形成された接続層と、 コンデンサ収納し 2層以上の樹脂層からなる収容層と、 から構成されることを特 徵とするプリント配線板。
3 3. コア基板に樹脂 縁層と導体回路とを積層してなるプリント配線板であ つて、
前記コア基板は、少なくとも 1層以上である絶縁樹脂層で形成された接続層と、 コンデンサ収納し 2層以上の樹脂層からなる収容層でから構成され、 両面にコン デンサと接続させるビアが形成されていることを特徴とするプリント配線板。
3 4. 前記コア基板に形成されたバイァホールは、 めっきあるいはスパッ夕、 蒸着から選ばれる金属膜からなることを特徵とする請求項 3 3のプリント配線板。
3 5. 前記収容層と前記コンデンサとは絶縁性接着剤で接合されていることを 特徴とする請求項 3 2〜請求項 3 4のいずれか 1に記載のプリント配線板。
3 6. 前記コンデンサを複数個収容し、 コンデンサ間に I Cチップと外部基板 - 96 - との接続用配線を配設したことを特徴とする請求項 3 2〜請求項 3 5の内 1に記 載のプリント配線板。
3 7 . 前記コンデンザとして、 外縁の内側に電極が形成されたチップコンデン サを用いたことを特徴とする請求項 3 2〜請求項 3 6の内 1に記載のプリント 配線板。
3 8 . 前記コンデンサとして、 マトリクス状に電極を形成されたチップコンデ ンサを用いたことを特徴とする請求項 3 2〜請求項 3 7の内 1に記載のプリン ト配線板
3 9. 前記プリント配線板の表面にコンデンサを実装したことを特徴とする請 求項 3 2〜請求項 3 8の内 1に記載のプリント配線板。
4 0. 前記表面のチップコンデンザの静電容量は、 内層のチップコンデンサの 静電容量以上であることを特徴とする請求項 3 9に記載のプリント配線板。
4 1 . 前記表面のチップコンデンサのィンダク夕ンスは、 内層のチップコンデ ンサのィンダク夕ンス以上であることを特徵とする請求項 3 9に記載のプリント 配線板。
4 2. 前記コンデンザの電極に金属膜を形成し、 前記金属膜を形成させた電極 へめつきにより電気的接続を取ったことを特徴とする請求項 3 2〜請求項 4 1の いずれか 1のプリント配線板。
4 3. 前記コンデンサの電極に形成した金属膜は、 銅を主とするめつき膜であ ることを特徴とする請求項 4 2に記載のプリント配線板。
4 4. 前記コンデンサの電極の被覆層の少なくとも一部を露出させて、 前記被 覆層から露出した電極にめっきにより電気接続を取ったことをことを特徴とす る請求項 3 2〜請求項 4 1の内の 1に記載のプリント配線板。
4 5 . 前記絶縁性接着剤は、 前記収容層よりも熱膨張率が小さいことを特徴と する請求項 3 5に記載のプリン卜配線板。
4 6. 少なくとも以下 (a ) 〜 (e ) の工程を備えることを特徴とするプリン 卜配線板の製造方法:
( a) 心材に樹脂を含有させてなる第 1の樹脂材料にコンデンサ収容用の通孔を -97- 形成する工程;
(b) 前記通孔を形成した第 1の樹脂材料に、 第 2の樹脂材料を貼り付けて、 コ ンデンサ収容部を有する収容層を形成する工程;
( c ) 前記収容層にコンデンサを収納する工程;
(d) 前記 (c) 工程の収容層に第 3の絶縁樹脂層を張り付けてコア基板を形成 する工程;
( e ) 前記第 3の絶縁樹脂層に前記コンデンザの電極へ至る開口を設けてバイァ ホールを形成する工程。
47. 少なくとも以下 (a) 〜 (e) の工程を備えることを特徴とするプリン ト配線板の製造方法:
(a) 心材に樹脂を含有させてなる第 1の樹脂材料にコンデンサ収容用の通孔を 形成する工程;
(b) 第 2の樹脂材料に、 前記第 1の樹脂材料のコンデンサ収容部に該当する位 置へコンデンサを配設させる工程;
(c) 前記 (a) 工程を経た第 1の樹脂材料と前記 (b) 工程を経た第 2の樹脂 材料を貼り付けてコンデンサを収納した収容層を形成する工程;
■ (d) 前記収容層に第 3の絶縁樹脂層を張り付けコア基板を形成する工程;
( e ) 前記第 3の絶縁樹脂層に前記コンデンザの電極へ至る開口を設けてバイ 7 ホールを形成する工程。
48. 少なくとも以下 (a) 〜 (f) の工程を備えることを特徴とするプリン ト配線板の製造方法:
(a) 心材に樹脂を含有させてなる第 1の樹脂材料にコンデンサ収容用の通孔を 形成する工程;
(b) 第 2の樹脂材料にバイァホールとなる.貫通孔を設けて、 前記第 1の樹脂材 料のコンデンサ収容部に該当する位置へコンデンサを配設させる工程;
(c) 前記 (a) 工程を経た第 1の樹脂材料と前記 (b) 工程を経た第 2の樹脂 材料を貼り付けてコンデンサを収納した収容層を形成する工程;
(d) 前記収容層に第 3の絶縁樹脂層を張り付けコア基板を形成させる工程;
(e) 前記第 3の絶縁樹脂層に前記コンデンサの電極へ至る開口を設ける工程; — 98—
( f ) 前記第 1の樹脂材料の貫通孔及び第 3の樹脂材料の開口に導体膜を形成し てバイァホールとする工程。
4 9 . 前記 (d ) 工程の貼り付けの際、 基板の両面から圧力をかけることを特 徵とする請求項 4 6〜請求項 4 8の内 1に記載のプリン卜配線板の製造方法。
5 0 . コア基板に樹脂絶縁層と導体回路とを積層してなるプリント配線板であ つて、
前記コア基板は、 通孔部にコンデンサを収納した収容層と、 前記収容層の表面 及び裏面に配設された 镓樹脂層よりなる接続層と、 からなることを特徵とする プリント配線板。
5 1 . 前記収容層は、 心材に樹脂を含浸させた樹脂基板からなり、 前記接続層 は心材を有しない樹脂基板からなることを特徴とする請求項 5 0のプリン卜配線 板。
5 2. 前記コンデンサは、 前記収容層の通孔に絶縁性接着剤を介して固定され ていることを特徴とする請求項 5 0又は請求項 5 1に記載のプリント配線板。
5 3 . 前記収容層の表面及び裏面に配設された接続層には、 それぞれ I Cチッ プ、 外部基板に接続するためのバイァホールが配設されていることを特徴とする 請求項 5 0〜請求項 5 2の内の 1に記載のプリント配線板。
5 4. 前記コンデンサを複数個収容し、 コンデンサ間に チップと外部基板 との接続用配線を配設したことを特徴とする請求項 5 0〜請求項 5 3の内 1に記 載のプリント配線板。
5 5. 前記プリント配線板の表面にコンデンサを実装したことを特徴とする請 求項 5 0〜請求項 5 4の内 1に記載のプリン卜配線板。
5 6. 前記表面のチップコンデンサの静電容量は、 内層のチップコンデンサの 静電容量以上であることを特徴とする請求項 5 5に記載のプリント配線板。
5 7. 前記表面のチップコンデンサのインダク夕ンスは、 内層のチップコンデ ンサのィンダク夕ンス以上であることを特徴とする請求項 5 5に記載のプリント 酉己線板。
5 8 · 前記コンデンザとして、 外縁の内側に電極力形成されたチップコンデン - 99 -
サを用いたことを特徴とする請求項 5 0〜請求項 5 5の内 1に記載のプリント 配線板。
5 9. 前記コンデンサとして、 マトリクス状に電極 形成されたチップコンデ ンサを用いたことを特徴とする請求項 5 0〜請求項 5 5の内 1に記載のプリン ト配線板
6 0. 前記コンデンサの電極に金属膜を形成し、 前記金属膜を形成させた電極 へめつきにより電気的接続を取ったことを特徴とする請求項 5 0〜請求項 5 9の いずれか 1のプリント配線板。
6 1 . 前記チップコンデンサの電極に形成した金属膜は、 銅を主とするめつき 膜であることを特徴とする請求項 6 0に記載のプリント配線板。
6 2. 前記コンデンサの電極の被覆層の少なくとも一部を露出させて、 前記被 覆層から露出した電極にめっきにより電気接続を取ったことをことを特徴とす ' る請求項 5 0〜請求項 5 8の内の 1に記載のプリント配線板。
6 3. 前記絶縁性接着剤は、 前記収容層よりも熱膨張率が小さいことを特徴と する請求項 5 2に記載のプリント配線板。
6 4. 少なくとも以下 ( a) 〜 (d ) の工程を備えることを特徵とするプリン ト配線板の製造方法:
( a) 心材に樹脂を含浸させてなる第 1の樹脂材料にコンデンサ収容用の通孔を 形成する工程;
( b ) 前記第 1の樹脂材料の通孔にコンデンサを収容する工程;
( c ) 前記第 1の樹脂材料に第 2の樹脂材料を貼り付け、 コア基板を形成するェ 程;
(d) 前記コア基板の第 2の樹脂材料に前記コンデンサの電極へ至る開口を設け てバイァホールを形成する工程。
6 5. 前記 (d) 工程の前あるいは後に、 前記コア基板に、 通孔を穿設してス ル一ホールとする工程を経ることを特徴とする請求項 6 4に記載のプリント配線 板の製造方法。
6 6 . 前記 (c ) 工程の貼り付けの際、 基板の両面から圧力をかけることを特 - 100 - 徵とする請求項 6 4又は 5 3に記載のプリント配線板の製造方法。
6 7. コア基板に樹脂絶縁層と導体回路とを積層してなるプリント配線板であ つて、
前記コア基板内にコンデンサを収容させたことを特徴とするプリン卜配線板。 6 8. コア基板に樹脂絶縁層と導体回路とを積層してなるプリント配線板であ つて、
チップコンデンサの電極の被覆層を少なくとも一部を露出させて、 前記プリン ト配線板に収容し、 前記被覆層から露出した電極にめっきにより電気的接続を取 つたことを特徴とするプリント配線板。
6 9. 前記チップコンデンサから露出した電極は、 銅を主とする金属であるこ とを特徴とする請求項 6 8.に記載のプリント配線板。
7 0. コア基板に棚旨絶録肩と導体回路とを積層してなるプリント配線板であ つて、
チップコンデンサの電極に金属膜を形成させて前記プリント配線板に収容し、 前記金属膜を形成させた電極へめっきにより電気的接続を取ったことを特徴とす るプリン卜配線板。
7 1 . 前記チップコンデンサの電極に形成した金属膜は、 銅を主とするめつき 膜であることを特徴とする請求項 7 0に記載のプリント配線板。
7 2 . 前記コンデンサとして、 外縁の内側に電極が形成されたチップコンデン サを用いたことを特徴とする請求項 6 7〜請求項 7 0の内 1に記載のプリント配 線板。
7 3. 前記チップコンデンサとして、 マトリクス状に電極を形成されたチップ コンデンサを用いたことを特徴とする請求項 6 7〜請求項 7 2の内 1に記載のプ リント配線板
7 4. 前記コンデンサとして、 多数個取り用のチップコンデンサを複数個連結 させて用いたことを特徴とする請求項 6 7〜請求項 7 3の内 1に記載のプリン卜 配線板。 .
7 5 . 'コア基板に樹脂絶縁層と導体回路とを積層してなるプリント配線板であ つて、 - 101 - 前記コア基板内にチップコンデンサを収容させて、 力つ、 前記プリント配線板 の表面にコンデンサを実装したことを特徴とするプリント配線板。
7 6 . 前記表面のチップコンデンサの静電容量は、 コア基板内のチップコンデ ンサの静電容量以上であることを特徴とする請求項 7 5に記載のプリント配線板。 7 7 . 前記表面のチップコンデンサのインダク夕ンスは、 内層のチップコンデ ンサのィンダク夕ンス以上であることを特徴とする請求項 7 5に記載のプリント 配線板。
7 8 . チップコンデンサのメタライズ電極の表面に銅めつき膜を被覆したこと を特徴とするプリント配線板の内蔵用のコンデンサ。
PCT/JP2000/005972 1999-09-02 2000-09-01 Printed wiring board and method of producing the same and capacitor to be contained in printed wiring board Ceased WO2001019149A1 (en)

Priority Applications (11)

Application Number Priority Date Filing Date Title
DE60031948T DE60031948T2 (de) 1999-09-02 2000-09-01 Leiterplatte, verfahren zu ihrer herstellung und kondensator zur integration in der leiterplatte
EP00956889A EP1137332B1 (en) 1999-09-02 2000-09-01 Printed wiring board and method of producing the same and capacitor to be contained in printed wiring board
US09/830,361 US6876554B1 (en) 1999-09-02 2000-09-01 Printing wiring board and method of producing the same and capacitor to be contained in printed wiring board
US11/062,672 US7307852B2 (en) 1999-09-02 2005-02-23 Printed circuit board and method for manufacturing printed circuit board
US11/928,397 US7855894B2 (en) 1999-09-02 2007-10-30 Printed circuit board
US12/034,517 US8107253B2 (en) 1999-09-02 2008-02-20 Printed circuit board
US12/034,504 US8331102B2 (en) 1999-09-02 2008-02-20 Printed circuit board
US12/691,154 US7995352B2 (en) 1999-09-02 2010-01-21 Printed circuit board
US13/665,325 US8780573B2 (en) 1999-09-02 2012-10-31 Printed circuit board
US14/279,465 US9060446B2 (en) 1999-09-02 2014-05-16 Printed circuit board
US14/714,548 US20150250056A1 (en) 1999-09-02 2015-05-18 Printed circuit board

Applications Claiming Priority (22)

Application Number Priority Date Filing Date Title
JP24831199 1999-09-02
JP11/248311 1999-09-02
JP11/360306 1999-12-20
JP36030699 1999-12-20
JP2000/103730 2000-04-05
JP2000/103732 2000-04-05
JP2000103733 2000-04-05
JP2000/103731 2000-04-05
JP2000/103733 2000-04-05
JP2000103731 2000-04-05
JP2000103732 2000-04-05
JP2000103730 2000-04-05
JP2000221354 2000-07-21
JP2000/221353 2000-07-21
JP2000221349 2000-07-21
JP2000/221349 2000-07-21
JP2000/221354 2000-07-21
JP2000/221351 2000-07-21
JP2000/221352 2000-07-21
JP2000221353 2000-07-21
JP2000221351 2000-07-21
JP2000221352 2000-07-21

Related Child Applications (3)

Application Number Title Priority Date Filing Date
US09830361 A-371-Of-International 2000-09-01
US09/830,361 A-371-Of-International US6876554B1 (en) 1999-09-02 2000-09-01 Printing wiring board and method of producing the same and capacitor to be contained in printed wiring board
US11/062,672 Division US7307852B2 (en) 1999-09-02 2005-02-23 Printed circuit board and method for manufacturing printed circuit board

Publications (1)

Publication Number Publication Date
WO2001019149A1 true WO2001019149A1 (en) 2001-03-15

Family

ID=27582283

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2000/005972 Ceased WO2001019149A1 (en) 1999-09-02 2000-09-01 Printed wiring board and method of producing the same and capacitor to be contained in printed wiring board

Country Status (5)

Country Link
US (9) US6876554B1 (ja)
EP (2) EP1744606A3 (ja)
KR (2) KR100823767B1 (ja)
CN (3) CN101232775B (ja)
WO (1) WO2001019149A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002078054A3 (en) * 2001-03-23 2003-09-18 Intel Corp Integrated circuit package with a capacitor
JP2017107891A (ja) * 2015-12-07 2017-06-15 株式会社村田製作所 積層コンデンサの実装構造
JP2021125696A (ja) * 2020-02-04 2021-08-30 ケメット エレクトロニクス コーポレーション 電気的に機能する回路基板コア材

Families Citing this family (188)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100906931B1 (ko) * 1998-02-26 2009-07-10 이비덴 가부시키가이샤 필드 바이어 구조를 갖는 다층프린트 배선판
EP1744609B1 (en) 1999-06-02 2012-12-12 Ibiden Co., Ltd. Multi-layer printed circuit board and method of manufacturing multi-layer printed circuit board
US6876554B1 (en) * 1999-09-02 2005-04-05 Ibiden Co., Ltd. Printing wiring board and method of producing the same and capacitor to be contained in printed wiring board
EP2265101B1 (en) * 1999-09-02 2012-08-29 Ibiden Co., Ltd. Printed circuit board and method of manufacturing printed circuit board
JP2003243604A (ja) * 2002-02-13 2003-08-29 Sony Corp 電子部品及び電子部品の製造方法
JP4052111B2 (ja) 2002-06-07 2008-02-27 ソニー株式会社 無線情報記憶媒体
US6964881B2 (en) * 2002-08-27 2005-11-15 Micron Technology, Inc. Multi-chip wafer level system packages and methods of forming same
JP5000071B2 (ja) * 2003-02-26 2012-08-15 新光電気工業株式会社 半導体装置用基板及び半導体装置
JP2004356569A (ja) * 2003-05-30 2004-12-16 Shinko Electric Ind Co Ltd 半導体装置用パッケージ
JP3709882B2 (ja) * 2003-07-22 2005-10-26 松下電器産業株式会社 回路モジュールとその製造方法
DE10343053A1 (de) * 2003-09-16 2005-04-07 Siemens Ag Elektronisches Bauelement und Anordnung mit einem elektronischen Bauelement
EP1713313A4 (en) 2004-02-04 2010-06-02 Ibiden Co Ltd MULTILAYER CONDUCTOR PLATE
US8119920B2 (en) 2004-02-04 2012-02-21 Ibiden Co., Ltd. Multilayer printed wiring board
JP4298559B2 (ja) * 2004-03-29 2009-07-22 新光電気工業株式会社 電子部品実装構造及びその製造方法
FI20041680L (fi) 2004-04-27 2005-10-28 Imbera Electronics Oy Elektroniikkamoduuli ja menetelmä sen valmistamiseksi
US7359213B2 (en) * 2004-07-09 2008-04-15 The Agency For Science, Technology And Research Circuit board
JP3807505B2 (ja) * 2004-07-13 2006-08-09 セイコーエプソン株式会社 配線基板の製造方法
JP2008507147A (ja) 2004-07-19 2008-03-06 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 集積回路とキャパシタンス素子とを備える電子装置
TWI241007B (en) * 2004-09-09 2005-10-01 Phoenix Prec Technology Corp Semiconductor device embedded structure and method for fabricating the same
US20060094225A1 (en) * 2004-10-28 2006-05-04 Cheng-Yuan Lin Methods for forming solder bumps on circuit boards
JP2006216711A (ja) * 2005-02-02 2006-08-17 Ibiden Co Ltd 多層プリント配線板
TWI414218B (zh) * 2005-02-09 2013-11-01 日本特殊陶業股份有限公司 配線基板及配線基板內建用之電容器
US7696442B2 (en) * 2005-06-03 2010-04-13 Ngk Spark Plug Co., Ltd. Wiring board and manufacturing method of wiring board
CN101199248A (zh) * 2005-06-15 2008-06-11 揖斐电株式会社 多层印刷线路板
JP2007027683A (ja) * 2005-06-15 2007-02-01 Ngk Spark Plug Co Ltd 配線基板及びその製造方法
JP4546415B2 (ja) * 2005-09-01 2010-09-15 日本特殊陶業株式会社 配線基板、セラミックキャパシタ
JP4838068B2 (ja) 2005-09-01 2011-12-14 日本特殊陶業株式会社 配線基板
KR100700922B1 (ko) * 2005-10-17 2007-03-28 삼성전기주식회사 수동 소자를 내장한 기판 및 그 제조 방법
JP5089880B2 (ja) * 2005-11-30 2012-12-05 日本特殊陶業株式会社 配線基板内蔵用キャパシタ、キャパシタ内蔵配線基板及びその製造方法
TWI423282B (zh) 2005-12-22 2014-01-11 日本特殊陶業股份有限公司 電容器與配線板及其製造方法
JP5114041B2 (ja) * 2006-01-13 2013-01-09 日本シイエムケイ株式会社 半導体素子内蔵プリント配線板及びその製造方法
JP3942190B1 (ja) * 2006-04-25 2007-07-11 国立大学法人九州工業大学 両面電極構造の半導体装置及びその製造方法
KR20130023362A (ko) * 2006-05-24 2013-03-07 다이니폰 인사츠 가부시키가이샤 부품 내장 배선판, 부품 내장 배선판의 제조 방법
US7336501B2 (en) * 2006-06-26 2008-02-26 Ibiden Co., Ltd. Wiring board with built-in capacitor
JP5082321B2 (ja) * 2006-07-28 2012-11-28 大日本印刷株式会社 多層プリント配線板及びその製造方法
JP4783692B2 (ja) * 2006-08-10 2011-09-28 新光電気工業株式会社 キャパシタ内蔵基板及びその製造方法と電子部品装置
JP5329028B2 (ja) * 2006-09-15 2013-10-30 パナソニック株式会社 電子部品実装構造体の製造方法
TWI304719B (en) * 2006-10-25 2008-12-21 Phoenix Prec Technology Corp Circuit board structure having embedded compacitor and fabrication method thereof
JP5068060B2 (ja) * 2006-10-30 2012-11-07 新光電気工業株式会社 半導体パッケージおよびその製造方法
JP2008147427A (ja) * 2006-12-11 2008-06-26 Shinko Electric Ind Co Ltd 電子部品装置及び電子部品の実装方法
TWI334747B (en) * 2006-12-22 2010-12-11 Unimicron Technology Corp Circuit board structure having embedded electronic components
US20080157313A1 (en) * 2006-12-29 2008-07-03 Sriram Dattaguru Array capacitor for decoupling multiple voltages
TWI353661B (en) * 2007-04-09 2011-12-01 Unimicron Technology Corp Circuit board structure capable of embedding semic
JP5280014B2 (ja) * 2007-04-27 2013-09-04 ラピスセミコンダクタ株式会社 半導体装置及びその製造方法
KR100856209B1 (ko) * 2007-05-04 2008-09-03 삼성전자주식회사 집적회로가 내장된 인쇄회로기판 및 그 제조방법
US7936567B2 (en) * 2007-05-07 2011-05-03 Ngk Spark Plug Co., Ltd. Wiring board with built-in component and method for manufacturing the same
WO2009001621A1 (ja) * 2007-06-26 2008-12-31 Murata Manufacturing Co., Ltd. 部品内蔵基板の製造方法
US8440916B2 (en) * 2007-06-28 2013-05-14 Intel Corporation Method of forming a substrate core structure using microvia laser drilling and conductive layer pre-patterning and substrate core structure formed according to the method
JP5025399B2 (ja) * 2007-09-27 2012-09-12 新光電気工業株式会社 配線基板及びその製造方法
US8315031B2 (en) * 2007-10-12 2012-11-20 Panasonic Corporation Case mold type capacitor
KR101143837B1 (ko) * 2007-10-15 2012-07-12 삼성테크윈 주식회사 전자 소자를 내장하는 회로기판 및 회로기판의 제조 방법
JP4434268B2 (ja) * 2007-11-28 2010-03-17 Tdk株式会社 電子部品モジュール
US8115113B2 (en) 2007-11-30 2012-02-14 Ibiden Co., Ltd. Multilayer printed wiring board with a built-in capacitor
US8564967B2 (en) * 2007-12-03 2013-10-22 Cda Processing Limited Liability Company Device and method for reducing impedance
TW200930173A (en) * 2007-12-31 2009-07-01 Phoenix Prec Technology Corp Package substrate having embedded semiconductor element and fabrication method thereof
JP2009194096A (ja) 2008-02-13 2009-08-27 Murata Mfg Co Ltd 部品内蔵基板、及びそれを用いた部品パッケージ
US8018043B2 (en) * 2008-03-10 2011-09-13 Hynix Semiconductor Inc. Semiconductor package having side walls and method for manufacturing the same
JP5284155B2 (ja) * 2008-03-24 2013-09-11 日本特殊陶業株式会社 部品内蔵配線基板
US7759163B2 (en) * 2008-04-18 2010-07-20 Infineon Technologies Ag Semiconductor module
JP2010004028A (ja) * 2008-05-23 2010-01-07 Shinko Electric Ind Co Ltd 配線基板及びその製造方法、及び半導体装置
JP2009290124A (ja) * 2008-05-30 2009-12-10 Fujitsu Ltd プリント配線板
JP5217640B2 (ja) * 2008-05-30 2013-06-19 富士通株式会社 プリント配線板の製造方法およびプリント基板ユニットの製造方法
JP2009290135A (ja) * 2008-05-30 2009-12-10 Fujitsu Ltd プリント配線板の製造方法および導電性接合剤
JP5217639B2 (ja) * 2008-05-30 2013-06-19 富士通株式会社 コア基板およびプリント配線板
TWI363411B (en) * 2008-07-22 2012-05-01 Advanced Semiconductor Eng Embedded chip substrate and fabrication method thereof
JP5419406B2 (ja) * 2008-09-18 2014-02-19 三菱重工業株式会社 インバータ装置
KR101055471B1 (ko) * 2008-09-29 2011-08-08 삼성전기주식회사 전자소자 내장형 인쇄회로기판 및 그 제조방법
JPWO2010038489A1 (ja) * 2008-09-30 2012-03-01 イビデン株式会社 電子部品内蔵配線板及びその製造方法
CN102802344B (zh) 2008-09-30 2015-06-17 揖斐电株式会社 多层印刷线路板以及多层印刷线路板的制造方法
KR101025520B1 (ko) * 2008-11-26 2011-04-04 삼성전기주식회사 다층 인쇄회로기판 제조방법
FR2940588B1 (fr) * 2008-12-19 2011-01-07 St Microelectronics Grenoble Ensemble multicomposant blinde a montage en surface
US8188380B2 (en) * 2008-12-29 2012-05-29 Ibiden Co., Ltd. Printed wiring board and method for manufacturing printed wiring board
US8413324B2 (en) * 2009-06-09 2013-04-09 Ibiden Co., Ltd. Method of manufacturing double-sided circuit board
KR101046392B1 (ko) * 2009-07-07 2011-07-05 주식회사 하이닉스반도체 반도체 패키지용 기판과, 이를 포함하는 반도체 패키지 및 이를 이용한 스택 패키지
US8222088B2 (en) * 2009-09-21 2012-07-17 Alpha And Omega Semiconductor Incorporated Semiconductor package with adhesive material pre-printed on the lead frame and chip, and its manufacturing method
US9420707B2 (en) 2009-12-17 2016-08-16 Intel Corporation Substrate for integrated circuit devices including multi-layer glass core and methods of making the same
US8207453B2 (en) 2009-12-17 2012-06-26 Intel Corporation Glass core substrate for integrated circuit devices and methods of making the same
KR101104210B1 (ko) * 2010-03-05 2012-01-10 삼성전기주식회사 전자소자 내장형 인쇄회로기판 및 그 제조방법
WO2011121993A1 (ja) * 2010-03-30 2011-10-06 株式会社村田製作所 部品集合体
KR101085733B1 (ko) * 2010-05-28 2011-11-21 삼성전기주식회사 전자소자 내장 인쇄회로기판 및 그 제조방법
US8847376B2 (en) 2010-07-23 2014-09-30 Tessera, Inc. Microelectronic elements with post-assembly planarization
FR2963478B1 (fr) * 2010-07-27 2013-06-28 St Microelectronics Grenoble 2 Dispositif semi-conducteur comprenant un composant passif de condensateurs et procede pour sa fabrication.
TWI411073B (zh) * 2010-08-13 2013-10-01 欣興電子股份有限公司 嵌埋被動元件之封裝基板及其製法
TWI446497B (zh) * 2010-08-13 2014-07-21 欣興電子股份有限公司 嵌埋被動元件之封裝基板及其製法
KR20120026855A (ko) 2010-09-10 2012-03-20 삼성전기주식회사 임베디드 볼 그리드 어레이 기판 및 그 제조 방법
US8710623B1 (en) * 2010-11-18 2014-04-29 Xilinx, Inc. Integrated circuit having a discrete capacitor mounted on a semiconductor die
US20120152606A1 (en) * 2010-12-16 2012-06-21 Ibiden Co., Ltd. Printed wiring board
WO2012096277A1 (ja) * 2011-01-12 2012-07-19 株式会社村田製作所 樹脂封止型モジュール
JP2012186440A (ja) * 2011-02-18 2012-09-27 Ibiden Co Ltd インダクタ部品とその部品を内蔵しているプリント配線板及びインダクタ部品の製造方法
TWI420634B (zh) * 2011-02-24 2013-12-21 欣興電子股份有限公司 封裝結構及其製法
JP2012212867A (ja) * 2011-03-30 2012-11-01 Ibiden Co Ltd プリント配線板及びその製造方法
JP5275401B2 (ja) * 2011-04-18 2013-08-28 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
KR101283821B1 (ko) * 2011-05-03 2013-07-08 엘지이노텍 주식회사 인쇄회로기판의 제조 방법
JP5600803B2 (ja) * 2011-05-13 2014-10-01 イビデン株式会社 配線板及びその製造方法
JP2012256675A (ja) * 2011-06-08 2012-12-27 Shinko Electric Ind Co Ltd 配線基板、半導体装置及びその製造方法
JP2013074178A (ja) * 2011-09-28 2013-04-22 Ngk Spark Plug Co Ltd 部品内蔵配線基板の製造方法
TWI438882B (zh) * 2011-11-01 2014-05-21 欣興電子股份有限公司 嵌埋電容元件之封裝基板及其製法
US9439289B2 (en) * 2012-01-12 2016-09-06 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
TWI444123B (zh) * 2012-02-16 2014-07-01 威盛電子股份有限公司 線路板製作方法及線路板
WO2013133827A1 (en) 2012-03-07 2013-09-12 Intel Corporation Glass clad microelectronic substrate
US20130256007A1 (en) * 2012-03-28 2013-10-03 Ibiden Co., Ltd. Wiring board with built-in electronic component and method for manufacturing the same
WO2013147856A1 (en) * 2012-03-30 2013-10-03 Intel Corporation Process and material for preventing deleterious expansion of high aspect ratio copper filled through silicon vias (tsvs)
JP6133549B2 (ja) * 2012-04-26 2017-05-24 新光電気工業株式会社 配線基板及び配線基板の製造方法
KR101947722B1 (ko) * 2012-06-07 2019-04-25 삼성전자주식회사 적층 반도체 패키지 및 이의 제조방법
CN204231766U (zh) * 2012-06-14 2015-03-25 株式会社村田制作所 高频模块
TWI517189B (zh) * 2012-07-09 2016-01-11 頎邦科技股份有限公司 具立體電容之承載器結構
US10373930B2 (en) * 2012-08-10 2019-08-06 Cyntec Co., Ltd Package structure and the method to fabricate thereof
JP5236826B1 (ja) * 2012-08-15 2013-07-17 太陽誘電株式会社 電子部品内蔵基板
US9001520B2 (en) 2012-09-24 2015-04-07 Intel Corporation Microelectronic structures having laminated or embedded glass routing structures for high density packaging
US8664656B1 (en) 2012-10-04 2014-03-04 Apple Inc. Devices and methods for embedding semiconductors in printed circuit boards
US9035194B2 (en) * 2012-10-30 2015-05-19 Intel Corporation Circuit board with integrated passive devices
KR101420526B1 (ko) * 2012-11-29 2014-07-17 삼성전기주식회사 전자부품 내장기판 및 그 제조방법
US20140167900A1 (en) 2012-12-14 2014-06-19 Gregorio R. Murtagian Surface-mount inductor structures for forming one or more inductors with substrate traces
CN103906371B (zh) * 2012-12-27 2017-09-19 碁鼎科技秦皇岛有限公司 具有内埋元件的电路板及其制作方法
US9337182B2 (en) * 2012-12-28 2016-05-10 Taiwan Semiconductor Manufacturing Co., Ltd. Method to integrate different function devices fabricated by different process technologies
CN103971934B (zh) * 2013-02-01 2017-08-01 苹果公司 低声学噪声电容器
DE102013102542A1 (de) * 2013-03-13 2014-09-18 Schweizer Electronic Ag Elektronisches Bauteil und Verfahren zum Herstellen eines elektronischen Bauteils
JP5639242B2 (ja) * 2013-04-12 2014-12-10 太陽誘電株式会社 電子部品内蔵基板
JP2015028986A (ja) * 2013-07-30 2015-02-12 イビデン株式会社 プリント配線板及びプリント配線板の製造方法
KR101863462B1 (ko) * 2013-08-21 2018-05-31 인텔 코포레이션 범프리스 빌드업 층을 위한 범프리스 다이 패키지 인터페이스
KR20150025859A (ko) * 2013-08-30 2015-03-11 삼성전기주식회사 코일 부품 및 이를 이용하는 전자 모듈
US9425121B2 (en) 2013-09-11 2016-08-23 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated fan-out structure with guiding trenches in buffer layer
US9455211B2 (en) * 2013-09-11 2016-09-27 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated fan-out structure with openings in buffer layer
WO2015043495A1 (zh) * 2013-09-30 2015-04-02 南通富士通微电子股份有限公司 晶圆封装结构和封装方法
JP2015095587A (ja) * 2013-11-13 2015-05-18 日本特殊陶業株式会社 多層配線基板
JP5846185B2 (ja) 2013-11-21 2016-01-20 大日本印刷株式会社 貫通電極基板及び貫通電極基板を用いた半導体装置
CN103996627A (zh) * 2013-12-05 2014-08-20 申宇慈 制造含有图形阵列通孔的基板的方法和金属线集成体
US9628052B2 (en) * 2014-02-18 2017-04-18 Qualcomm Incorporated Embedded multi-terminal capacitor
KR102186148B1 (ko) * 2014-02-28 2020-12-03 삼성전기주식회사 임베디드 기판 및 임베디드 기판의 제조 방법
US9330994B2 (en) * 2014-03-28 2016-05-03 Stats Chippac, Ltd. Semiconductor device and method of forming RDL and vertical interconnect by laser direct structuring
JP2015211194A (ja) * 2014-04-30 2015-11-24 イビデン株式会社 プリント配線板および半導体パッケージ、ならびにプリント配線板の製造方法
US9502490B2 (en) * 2014-05-21 2016-11-22 Qualcomm Incorporated Embedded package substrate capacitor
JP2015225895A (ja) * 2014-05-26 2015-12-14 イビデン株式会社 プリント配線板および半導体パッケージ、ならびにプリント配線板の製造方法
WO2015191641A1 (en) * 2014-06-10 2015-12-17 Smart Hybrid Systems Incorporated High energy density capacitor with micrometer structures and nanometer components
US9691726B2 (en) * 2014-07-08 2017-06-27 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for forming fan-out package structure
US20160055976A1 (en) * 2014-08-25 2016-02-25 Qualcomm Incorporated Package substrates including embedded capacitors
CN111106074B (zh) * 2018-10-26 2022-04-08 台达电子企业管理(上海)有限公司 功率模块及其制造方法
US10447166B2 (en) 2015-08-31 2019-10-15 Delta Electronics, Inc. Power module
US20210081013A1 (en) 2014-09-02 2021-03-18 Delta Electronics, Inc. Power supply apparatus
US11036269B2 (en) 2014-09-02 2021-06-15 Delta Electronics (Shanghai) Co., Ltd. Power module and manufacturing method thereof
DE102014112678A1 (de) 2014-09-03 2016-03-03 Epcos Ag Elektrisches Bauelement, Bauelementanordnung und Verfahren zur Herstellung eines elektrischen Bauelements sowie einer Bauelementanordnung
JP2016076658A (ja) * 2014-10-08 2016-05-12 イビデン株式会社 電子部品内蔵配線板及びその製造方法
CN107689332B (zh) * 2014-10-15 2019-07-26 申宇慈 导线柱体集成体、功能性柱体及其集成体、以及功能性基板
US9552995B2 (en) * 2014-11-26 2017-01-24 Intel Corporation Electrical interconnect for an electronic package
US9627311B2 (en) * 2015-01-22 2017-04-18 Mediatek Inc. Chip package, package substrate and manufacturing method thereof
KR102139755B1 (ko) * 2015-01-22 2020-07-31 삼성전기주식회사 인쇄회로기판 및 그 제조방법
KR102356810B1 (ko) * 2015-01-22 2022-01-28 삼성전기주식회사 전자부품내장형 인쇄회로기판 및 그 제조방법
CN107210129B (zh) * 2015-01-30 2020-03-10 株式会社村田制作所 电子部件的制造方法以及电子部件
GB2535762B8 (en) * 2015-02-26 2025-04-30 Murata Manufacturing Co An embedded magnetic component device
KR101605172B1 (ko) * 2015-04-07 2016-03-22 삼성전자주식회사 패키지 기판 및 그 제조방법
US9748227B2 (en) 2015-07-15 2017-08-29 Apple Inc. Dual-sided silicon integrated passive devices
DE102015215942A1 (de) * 2015-08-20 2017-02-23 Robert Bosch Gmbh Elektronische Baugruppe, insbesondere für ein Getriebesteuermodul
WO2017064791A1 (ja) * 2015-10-15 2017-04-20 ルネサスエレクトロニクス株式会社 半導体装置
US10182499B2 (en) * 2015-11-09 2019-01-15 The University Of Memphis Research Foundation Multilayer additive printed circuit
US9743526B1 (en) 2016-02-10 2017-08-22 International Business Machines Corporation Wiring board with stacked embedded capacitors and method of making
JP2018006450A (ja) * 2016-06-29 2018-01-11 新光電気工業株式会社 電子部品内蔵基板及びその製造方法と電子部品装置
US10636730B2 (en) * 2016-11-10 2020-04-28 Advanced Semiconductor Engineering, Inc. Semiconductor package and semiconductor manufacturing process
US10748843B2 (en) * 2016-11-18 2020-08-18 Advanced Semiconductor Engineering, Inc. Semiconductor substrate including embedded component and method of manufacturing the same
US9984984B1 (en) 2016-11-29 2018-05-29 Kyocera Corporation Semiconductor element mounting board
KR102542594B1 (ko) * 2016-12-16 2023-06-14 삼성전자 주식회사 다층 인쇄 회로 기판 및 이를 포함하는 전자 장치
US10054979B1 (en) * 2017-06-19 2018-08-21 Dell Products, L.P. Placement of ground vias for high-speed differential signals
DE102017114891A1 (de) * 2017-07-04 2019-01-10 Rogers Germany Gmbh Verfahren zur Herstellung einer Durchkontaktierung in einer aus einer Keramik gefertigten Trägerschicht und Trägerschicht mit Durchkontaktierung
US10861840B2 (en) * 2017-08-30 2020-12-08 Advanced Semiconductor Engineering, Inc. Integrated passive component and method for manufacturing the same
JP2019067858A (ja) * 2017-09-29 2019-04-25 イビデン株式会社 プリント配線板及びその製造方法
JP7046639B2 (ja) * 2018-02-21 2022-04-04 新光電気工業株式会社 配線基板及びその製造方法
US11101186B2 (en) * 2018-03-16 2021-08-24 Advanced Semiconductor Engineering, Inc. Substrate structure having pad portions
US10879220B2 (en) * 2018-06-15 2020-12-29 Taiwan Semiconductor Manufacturing Company, Ltd. Package-on-package structure and manufacturing method thereof
KR102111302B1 (ko) * 2018-07-27 2020-05-15 삼성전자주식회사 팬-아웃 반도체 패키지
US11367695B2 (en) * 2018-07-31 2022-06-21 Taiwan Semiconductor Manufacturing Company, Ltd. Interposer with capacitors
CN111010797A (zh) * 2018-10-08 2020-04-14 中兴通讯股份有限公司 电路板、设备及过孔形成方法
CN113423321B (zh) * 2019-03-18 2024-06-14 奥林巴斯株式会社 内窥镜的前端框、前端单元和内窥镜
CN112151459B (zh) * 2019-06-26 2023-03-24 庆鼎精密电子(淮安)有限公司 封装电路结构及其制作方法
CN110323061B (zh) * 2019-07-10 2024-05-31 南方科技大学 具有多种烧制模式的三维模组
KR102789021B1 (ko) * 2019-12-16 2025-04-01 삼성전기주식회사 전자부품 내장기판
US11716117B2 (en) * 2020-02-14 2023-08-01 Texas Instruments Incorporated Circuit support structure with integrated isolation circuitry
JP7493953B2 (ja) * 2020-02-17 2024-06-03 日東電工株式会社 枠部材付きインダクタおよび枠部材付き積層シート
US11417637B2 (en) * 2020-05-01 2022-08-16 Qualcomm Incorporated Stacked decoupling capacitors with integration in a substrate
CN113838829B (zh) * 2020-06-23 2025-01-24 欣兴电子股份有限公司 封装载板及其制作方法
JP7536620B2 (ja) * 2020-11-27 2024-08-20 太陽誘電株式会社 セラミック電子部品、実装基板およびセラミック電子部品の製造方法
KR102881009B1 (ko) * 2020-12-16 2025-11-04 삼성전기주식회사 연결구조체 내장기판
TWI775280B (zh) * 2021-01-20 2022-08-21 力晶積成電子製造股份有限公司 電容集成結構、電容單元及其製造方法
JP2022183975A (ja) * 2021-05-31 2022-12-13 株式会社村田製作所 電子部品の製造方法
US12288756B2 (en) * 2022-03-11 2025-04-29 Chipletz, Inc. Semiconductor package with integrated capacitors
US12451438B2 (en) * 2022-07-14 2025-10-21 Taiwan Semiconductor Manufacturing Co., Ltd. Low-noise package and method
CN117560860A (zh) * 2022-08-04 2024-02-13 辉达公司 堆叠多个印刷电路板的方法和配置
US20240145447A1 (en) * 2022-10-28 2024-05-02 Psemi Corporation Integration of Discrete Embeddable Capacitors on Integrated Circuit Chips
US12482715B2 (en) * 2022-11-28 2025-11-25 Xilinx, Inc. Chip package with core embedded integrated passive device
US20240213156A1 (en) * 2022-12-27 2024-06-27 Intel Corporation Liquid metal wells for interconnect architectures

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54157296A (en) * 1978-06-02 1979-12-12 Tdk Corp Electrode structure and the manufacturing method
JPH04283987A (ja) * 1991-03-13 1992-10-08 Matsushita Electric Ind Co Ltd 電子回路装置とその製造方法
JPH08241827A (ja) * 1995-03-03 1996-09-17 Murata Mfg Co Ltd 積層電子部品及びその製造方法
JPH1013024A (ja) * 1996-06-27 1998-01-16 Nec Toyama Ltd 多層プリント配線板の製造方法
JPH11126978A (ja) * 1997-10-24 1999-05-11 Kyocera Corp 多層配線基板
JPH11214819A (ja) * 1998-01-28 1999-08-06 Sony Corp 配線板及びその製造方法

Family Cites Families (121)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2998859A (en) * 1958-02-27 1961-09-05 Niklas Josef Propeller-driven snow vehicle
DE3248385A1 (de) 1982-12-28 1984-06-28 GAO Gesellschaft für Automation und Organisation mbH, 8000 München Ausweiskarte mit integriertem schaltkreis
JPS6164187A (ja) 1984-09-06 1986-04-02 松下電器産業株式会社 電子回路装置の製造方法
JPS6199319A (ja) 1984-10-20 1986-05-17 ティーディーケイ株式会社 セラミツク電子部品
JPS61193418A (ja) 1985-02-21 1986-08-27 株式会社村田製作所 積層セラミツクコンデンサ
JPS62210613A (ja) 1986-03-12 1987-09-16 松下電器産業株式会社 積層コンデンサ素子
FR2599893B1 (fr) * 1986-05-23 1996-08-02 Ricoh Kk Procede de montage d'un module electronique sur un substrat et carte a circuit integre
JPS63114299A (ja) 1986-10-31 1988-05-19 株式会社東芝 プリント配線板
GB2197540B (en) * 1986-11-12 1991-04-17 Murata Manufacturing Co A circuit structure.
JPS63169013A (ja) 1987-01-06 1988-07-13 松下電器産業株式会社 チツプコンデンサ−の外部電極端子の形成方法
JPS63300507A (ja) 1987-05-30 1988-12-07 Murata Mfg Co Ltd 積層型セラミック電子部品の電極形成方法
JPH01256161A (ja) * 1988-04-05 1989-10-12 Toshiba Corp 印刷配線板装置
US5010641A (en) 1989-06-30 1991-04-30 Unisys Corp. Method of making multilayer printed circuit board
JP2852372B2 (ja) 1989-07-07 1999-02-03 株式会社村田製作所 積層セラミックコンデンサ
US5108825A (en) * 1989-12-21 1992-04-28 General Electric Company Epoxy/polyimide copolymer blend dielectric and layered circuits incorporating it
JPH03225810A (ja) 1990-01-30 1991-10-04 Rohm Co Ltd 積層型コンデンサーにおける端子電極膜の構造及び端子電極膜の形成方法
ATE124599T1 (de) * 1990-04-05 1995-07-15 Dyconex Ag Herstellung von mehrschichtigen leiterplatten mit erhöhter leiterbahnendichte.
US5027253A (en) * 1990-04-09 1991-06-25 Ibm Corporation Printed circuit boards and cards having buried thin film capacitors and processing techniques for fabricating said boards and cards
US5081563A (en) * 1990-04-27 1992-01-14 International Business Machines Corporation Multi-layer package incorporating a recessed cavity for a semiconductor chip
US5161093A (en) * 1990-07-02 1992-11-03 General Electric Company Multiple lamination high density interconnect process and structure employing a variable crosslinking adhesive
US5055966A (en) 1990-12-17 1991-10-08 Hughes Aircraft Company Via capacitors within multi-layer, 3 dimensional structures/substrates
JPH06120670A (ja) 1991-03-12 1994-04-28 Japan Radio Co Ltd 多層配線基板
US5250843A (en) * 1991-03-27 1993-10-05 Integrated System Assemblies Corp. Multichip integrated circuit modules
JPH04356998A (ja) 1991-06-01 1992-12-10 Ibiden Co Ltd マルチチップモジュール
US5523137A (en) 1991-07-24 1996-06-04 Tomoegawa Paper Co., Ltd. Adhesive paper for tape automated bonding
EP0547807A3 (en) 1991-12-16 1993-09-22 General Electric Company Packaged electronic system
JPH05218660A (ja) 1992-01-31 1993-08-27 Hitachi Aic Inc 多層配線板の製造方法
JPH05235531A (ja) 1992-02-24 1993-09-10 Matsushita Electric Ind Co Ltd 電子部品実装方法および実装装置
US5800575A (en) 1992-04-06 1998-09-01 Zycon Corporation In situ method of forming a bypass capacitor element internally within a capacitive PCB
JP2800550B2 (ja) 1992-04-24 1998-09-21 日立化成工業株式会社 印刷配線用基板の製造方法
DE4223371A1 (de) 1992-07-16 1994-01-20 Thomson Brandt Gmbh Verfahren und Platine zur Montage von Bauelementen
JPH0646615A (ja) * 1992-08-05 1994-02-22 Kubota Corp 水田作業機のローリング駆動構造
JPH06120673A (ja) 1992-10-07 1994-04-28 Matsushita Electric Ind Co Ltd 多層印刷配線板およびその製造方法
US5366906A (en) * 1992-10-16 1994-11-22 Martin Marietta Corporation Wafer level integration and testing
US6274391B1 (en) * 1992-10-26 2001-08-14 Texas Instruments Incorporated HDI land grid array packaged device having electrical and optical interconnects
JPH06216532A (ja) 1993-01-18 1994-08-05 Toshiba Corp 素子内蔵多層基板
JPH06216689A (ja) * 1993-01-19 1994-08-05 Murata Mfg Co Ltd ディレイライン
US5353498A (en) * 1993-02-08 1994-10-11 General Electric Company Method for fabricating an integrated circuit module
US5306670A (en) * 1993-02-09 1994-04-26 Texas Instruments Incorporated Multi-chip integrated circuit module and method for fabrication thereof
JP2970334B2 (ja) 1993-03-02 1999-11-02 住友金属工業株式会社 チップ形3端子コンデンサ
JPH06283380A (ja) 1993-03-30 1994-10-07 Hitachi Ltd コンデンサ内蔵セラミック多層回路板の製法
US5422514A (en) * 1993-05-11 1995-06-06 Micromodule Systems, Inc. Packaging and interconnect system for integrated circuits
JPH06326472A (ja) * 1993-05-14 1994-11-25 Toshiba Corp チップコンデンサ内蔵基板
JPH06326471A (ja) 1993-05-17 1994-11-25 Sony Corp 多層配線基板
JP3198796B2 (ja) 1993-06-25 2001-08-13 富士電機株式会社 モールドモジュール
JP3527766B2 (ja) 1993-11-30 2004-05-17 京セラ株式会社 積層回路基板の製造方法及び積層回路基板
TW258829B (ja) * 1994-01-28 1995-10-01 Ibm
JPH07235632A (ja) 1994-02-21 1995-09-05 Hitachi Ltd コンデンサユニットおよびコンデンサユニット内蔵電子回路装置
JPH07263619A (ja) 1994-03-17 1995-10-13 Toshiba Corp 半導体装置
TW256013B (en) * 1994-03-18 1995-09-01 Hitachi Seisakusyo Kk Installation board
JPH07302859A (ja) 1994-04-29 1995-11-14 Ibiden Co Ltd 半導体チップ搭載用多層配線基板の製造方法及び半導体チップ搭載装置の製造方法
JPH0846085A (ja) 1994-08-02 1996-02-16 Fujitsu Ltd 半導体装置及びその製造方法
JP2715934B2 (ja) 1994-09-14 1998-02-18 日本電気株式会社 多層印刷配線基板装置及びその製造方法
JPH0888473A (ja) 1994-09-16 1996-04-02 Taiyo Yuden Co Ltd 積層複合部品
US5527741A (en) * 1994-10-11 1996-06-18 Martin Marietta Corporation Fabrication and structures of circuit modules with flexible interconnect layers
US5864178A (en) 1995-01-12 1999-01-26 Kabushiki Kaisha Toshiba Semiconductor device with improved encapsulating resin
JPH08302161A (ja) 1995-05-10 1996-11-19 Hitachi Chem Co Ltd 樹脂組成物及びその樹脂組成物をケミカルエッチングする方法
JPH08339952A (ja) * 1995-06-12 1996-12-24 Mitsubishi Electric Corp マーク位置識別装置およびマーク位置識別方法
JPH0992983A (ja) 1995-07-17 1997-04-04 Sumitomo Kinzoku Electro Device:Kk セラミック多層基板の製造方法
JPH0992978A (ja) 1995-09-21 1997-04-04 Sumitomo Metal Mining Co Ltd コンデンサ内蔵ガラスセラミック基板
JP3178784B2 (ja) 1995-09-21 2001-06-25 イビデン株式会社 半導体パッケージ基板の検査装置及び検査方法
JPH09199824A (ja) 1995-11-16 1997-07-31 Matsushita Electric Ind Co Ltd プリント配線板とその実装体
DE69701294T2 (de) * 1996-03-08 2000-07-06 Murata Mfg. Co., Ltd. Keramisches Dielektrikum und dieses verwendendes monolithisches keramisches Elektronikbauteil
US5841193A (en) * 1996-05-20 1998-11-24 Epic Technologies, Inc. Single chip modules, repairable multichip modules, and methods of fabrication thereof
JP2842378B2 (ja) 1996-05-31 1999-01-06 日本電気株式会社 電子回路基板の高密度実装構造
US5796587A (en) 1996-06-12 1998-08-18 International Business Machines Corporation Printed circut board with embedded decoupling capacitance and method for producing same
JP3322575B2 (ja) * 1996-07-31 2002-09-09 太陽誘電株式会社 ハイブリッドモジュールとその製造方法
DE69637246T2 (de) 1996-09-12 2008-02-14 Ibiden Co., Ltd., Ogaki Leiterplatte zur montage elektronischer bauelemente
KR19980030876A (ko) 1996-10-30 1998-07-25 배순훈 냉장고용 자동제빙방법
JPH10150273A (ja) 1996-11-20 1998-06-02 Kokusai Electric Co Ltd 弾性表面波素子チップを有する高密度実装基板
JPH10149945A (ja) 1996-11-20 1998-06-02 Tokin Corp 積層セラミックチップ部品及びその製造方法
JP3726985B2 (ja) * 1996-12-09 2005-12-14 ソニー株式会社 電子部品の製造方法
EP0949854B1 (en) * 1996-12-13 2006-07-05 Ibiden Co., Ltd. Multilayered printed wiring board
JPH10190241A (ja) 1996-12-26 1998-07-21 Kyocera Corp 多層配線基板
JP3039417B2 (ja) 1997-02-07 2000-05-08 株式会社村田製作所 積層セラミックコンデンサ
JPH10229272A (ja) 1997-02-17 1998-08-25 Ibiden Co Ltd プリント配線板
JPH10242335A (ja) 1997-02-27 1998-09-11 Nec Corp 半導体装置
JPH10256429A (ja) 1997-03-07 1998-09-25 Toshiba Corp 半導体パッケージ
JP3882954B2 (ja) * 1997-03-19 2007-02-21 Tdk株式会社 チップ型積層セラミックコンデンサ
JP3926880B2 (ja) 1997-03-31 2007-06-06 富士通株式会社 多層プリント板
US5909350A (en) * 1997-04-08 1999-06-01 X2Y Attenuators, L.L.C. Paired multi-layered dielectric independent passive component architecture resulting in differential and common mode filtering with surge protection in one integrated package
JPH10322024A (ja) 1997-05-16 1998-12-04 Hitachi Ltd 非貫通ビアホールを有するビルドアップ多層プリント配線板及びその製造方法
JP3051700B2 (ja) 1997-07-28 2000-06-12 京セラ株式会社 素子内蔵多層配線基板の製造方法
JP3188856B2 (ja) 1997-08-09 2001-07-16 イビデン株式会社 多層プリント配線板の製造方法
US6005197A (en) 1997-08-25 1999-12-21 Lucent Technologies Inc. Embedded thin film passive components
US6058004A (en) 1997-09-08 2000-05-02 Delaware Capital Formation, Inc. Unitized discrete electronic component arrays
JPH11144904A (ja) 1997-11-05 1999-05-28 Hokuriku Electric Ind Co Ltd チップ電子部品
US6038133A (en) * 1997-11-25 2000-03-14 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module and method for producing the same
JP3786512B2 (ja) 1997-11-27 2006-06-14 京セラ株式会社 多層配線基板の製造方法
JP3311977B2 (ja) 1997-12-05 2002-08-05 イビデン株式会社 無電解めっき用接着剤および多層プリント配線板
JP3307307B2 (ja) 1997-12-19 2002-07-24 株式会社村田製作所 多層型高周波電子部品
JPH11189894A (ja) * 1997-12-24 1999-07-13 Murata Mfg Co Ltd Sn合金メッキ皮膜、電子部品およびチップ型セラミック電子部品
WO1999034654A1 (en) * 1997-12-29 1999-07-08 Ibiden Co., Ltd. Multilayer printed wiring board
JP3322199B2 (ja) * 1998-01-06 2002-09-09 株式会社村田製作所 多層セラミック基板およびその製造方法
JPH11233678A (ja) 1998-02-16 1999-08-27 Sumitomo Metal Electronics Devices Inc Icパッケージの製造方法
US5939782A (en) * 1998-03-03 1999-08-17 Sun Microsystems, Inc. Package construction for integrated circuit chip with bypass capacitor
JP3236818B2 (ja) 1998-04-28 2001-12-10 京セラ株式会社 素子内蔵多層配線基板の製造方法
US6616794B2 (en) 1998-05-04 2003-09-09 Tpl, Inc. Integral capacitance for printed circuit board using dielectric nanopowders
JP3561147B2 (ja) 1998-05-29 2004-09-02 京セラ株式会社 発光ダイオード素子アレイの実装構造
JP2000068650A (ja) 1998-08-24 2000-03-03 Ibiden Co Ltd 多層プリント配線板
JP2000091742A (ja) 1998-09-16 2000-03-31 Ibiden Co Ltd プリント配線板の製造方法
JP2000165046A (ja) 1998-09-24 2000-06-16 Ibiden Co Ltd 多層ビルドアップ配線板
JP4127433B2 (ja) 1998-09-17 2008-07-30 イビデン株式会社 多層ビルドアップ配線板及び多層ビルドアップ配線板の製造方法
TW383984U (en) 1998-12-09 2000-03-01 Via Tech Inc Structure for multi-layers printing circuit board
EP2265101B1 (en) * 1999-09-02 2012-08-29 Ibiden Co., Ltd. Printed circuit board and method of manufacturing printed circuit board
US6876554B1 (en) * 1999-09-02 2005-04-05 Ibiden Co., Ltd. Printing wiring board and method of producing the same and capacitor to be contained in printed wiring board
JP3540976B2 (ja) 2000-02-29 2004-07-07 京セラ株式会社 電気素子内蔵配線基板
US6507834B1 (en) * 1999-12-22 2003-01-14 Ncr Corporation Method and apparatus for parallel execution of SQL from stored procedures
US6769074B2 (en) * 2000-05-25 2004-07-27 Lumigent Technologies, Inc. System and method for transaction-selective rollback reconstruction of database objects
JP4227738B2 (ja) * 2000-09-18 2009-02-18 日本特殊陶業株式会社 スパークプラグ
JP4283987B2 (ja) 2000-11-20 2009-06-24 富士フイルム株式会社 感光性熱硬化性樹脂組成物、それを用いた感光性熱硬化性樹脂層転写材料及び画像形成方法
JP3748536B2 (ja) 2001-02-09 2006-02-22 三共株式会社 ピリミジンヌクレオシド誘導体の結晶
EP1476827A2 (en) * 2002-02-22 2004-11-17 Iplocks, Inc. Method and apparatus for monitoring a database system
US7082455B2 (en) * 2002-04-23 2006-07-25 International Business Machines Corporation Method and apparatus of parameter passing of structured data for stored procedures in a content management system
JP4488684B2 (ja) * 2002-08-09 2010-06-23 イビデン株式会社 多層プリント配線板
US20040162822A1 (en) * 2003-02-13 2004-08-19 Khachatur Papanyan Method and apparatus for converting in-line database queries to stored procedures
US7392246B2 (en) * 2003-02-14 2008-06-24 International Business Machines Corporation Method for implementing access control for queries to a content management system
US8119920B2 (en) * 2004-02-04 2012-02-21 Ibiden Co., Ltd. Multilayer printed wiring board
EP1713313A4 (en) * 2004-02-04 2010-06-02 Ibiden Co Ltd MULTILAYER CONDUCTOR PLATE
US7356545B2 (en) * 2004-12-22 2008-04-08 Oracle International Corporation Enabling relational databases to incorporate customized intrusion prevention policies
JP5218660B2 (ja) 2009-07-13 2013-06-26 富士通株式会社 ループ型ヒートパイプ及びその起動方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54157296A (en) * 1978-06-02 1979-12-12 Tdk Corp Electrode structure and the manufacturing method
JPH04283987A (ja) * 1991-03-13 1992-10-08 Matsushita Electric Ind Co Ltd 電子回路装置とその製造方法
JPH08241827A (ja) * 1995-03-03 1996-09-17 Murata Mfg Co Ltd 積層電子部品及びその製造方法
JPH1013024A (ja) * 1996-06-27 1998-01-16 Nec Toyama Ltd 多層プリント配線板の製造方法
JPH11126978A (ja) * 1997-10-24 1999-05-11 Kyocera Corp 多層配線基板
JPH11214819A (ja) * 1998-01-28 1999-08-06 Sony Corp 配線板及びその製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1137332A4 *

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002078054A3 (en) * 2001-03-23 2003-09-18 Intel Corp Integrated circuit package with a capacitor
EP3038155A1 (en) * 2001-03-23 2016-06-29 Intel Corporation Integrated circuit package with a capacitor
JP2017107891A (ja) * 2015-12-07 2017-06-15 株式会社村田製作所 積層コンデンサの実装構造
JP2021125696A (ja) * 2020-02-04 2021-08-30 ケメット エレクトロニクス コーポレーション 電気的に機能する回路基板コア材
JP7209026B2 (ja) 2020-02-04 2023-01-19 ケメット エレクトロニクス コーポレーション 電気的に機能する回路基板コア材

Also Published As

Publication number Publication date
CN101232775B (zh) 2010-06-09
US20080158841A1 (en) 2008-07-03
US7855894B2 (en) 2010-12-21
EP1137332A4 (en) 2004-03-03
EP1137332A1 (en) 2001-09-26
US20130107482A1 (en) 2013-05-02
US8780573B2 (en) 2014-07-15
EP1137332B1 (en) 2006-11-22
US8331102B2 (en) 2012-12-11
US20100118502A1 (en) 2010-05-13
US8107253B2 (en) 2012-01-31
KR20010092431A (ko) 2001-10-24
CN100381026C (zh) 2008-04-09
EP1744606A2 (en) 2007-01-17
KR100823767B1 (ko) 2008-04-21
US9060446B2 (en) 2015-06-16
US20080055872A1 (en) 2008-03-06
CN101232776B (zh) 2011-04-20
CN101232775A (zh) 2008-07-30
EP1744606A3 (en) 2007-04-11
US20150250056A1 (en) 2015-09-03
US20140247572A1 (en) 2014-09-04
CN101232776A (zh) 2008-07-30
US20050157478A1 (en) 2005-07-21
US6876554B1 (en) 2005-04-05
CN1321410A (zh) 2001-11-07
KR20070101408A (ko) 2007-10-16
US7995352B2 (en) 2011-08-09
US20080158838A1 (en) 2008-07-03
US7307852B2 (en) 2007-12-11

Similar Documents

Publication Publication Date Title
WO2001019149A1 (en) Printed wiring board and method of producing the same and capacitor to be contained in printed wiring board
CN101232777B (zh) 印刷布线板
JP4953499B2 (ja) プリント配線板
JP5505433B2 (ja) プリント配線板
JP4945842B2 (ja) プリント配線板及びプリント配線板の製造方法
JP4646371B2 (ja) プリント配線板及びプリント配線板の製造方法
JP4863563B2 (ja) プリント配線板及びプリント配線板の製造方法
JP4968404B2 (ja) プリント配線板
JP4863546B2 (ja) コンデンサ内蔵プリント配線板及びコンデンサ内蔵プリント配線板の製造方法
JP2002271032A (ja) プリント配線板及びプリント配線板の製造方法
JP4863559B2 (ja) プリント配線板及びプリント配線板の製造方法
JP4863564B2 (ja) プリント配線板及びプリント配線板の製造方法
JP4726285B2 (ja) プリント配線板及びプリント配線板の製造方法
JP2002118367A (ja) プリント配線板及びプリント配線板の製造方法
JP4863561B2 (ja) プリント配線板の製造方法
JP4697828B2 (ja) プリント配線板及びプリント配線板の製造方法
JP4554789B2 (ja) プリント配線板及びプリント配線板の製造方法
JP4863560B2 (ja) プリント配線板及びプリント配線板の製造方法
JP2002100871A (ja) プリント配線板及びプリント配線板の製造方法
JP4869486B2 (ja) プリント配線板及びプリント配線板の製造方法
JP3219395B2 (ja) 多層プリント配線板の製造方法
JP2002100873A (ja) プリント配線板及びプリント配線板の製造方法
JP2002118365A (ja) プリント配線板及びプリント配線板の製造方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 00801835.9

Country of ref document: CN

AK Designated states

Kind code of ref document: A1

Designated state(s): CN KR US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE

WWE Wipo information: entry into national phase

Ref document number: 09830361

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 2000956889

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 1020017005507

Country of ref document: KR

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWP Wipo information: published in national office

Ref document number: 2000956889

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 1020017005507

Country of ref document: KR

WWG Wipo information: grant in national office

Ref document number: 2000956889

Country of ref document: EP