JP2012169679A - 半導体装置及びその製造方法、並びに電子部品及びその製造方法 - Google Patents

半導体装置及びその製造方法、並びに電子部品及びその製造方法 Download PDF

Info

Publication number
JP2012169679A
JP2012169679A JP2012132381A JP2012132381A JP2012169679A JP 2012169679 A JP2012169679 A JP 2012169679A JP 2012132381 A JP2012132381 A JP 2012132381A JP 2012132381 A JP2012132381 A JP 2012132381A JP 2012169679 A JP2012169679 A JP 2012169679A
Authority
JP
Japan
Prior art keywords
semiconductor device
stress relaxation
layer
relaxation layer
conductive portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012132381A
Other languages
English (en)
Other versions
JP5278716B2 (ja
Inventor
Nobuaki Hashimoto
伸晃 橋元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2012132381A priority Critical patent/JP5278716B2/ja
Publication of JP2012169679A publication Critical patent/JP2012169679A/ja
Application granted granted Critical
Publication of JP5278716B2 publication Critical patent/JP5278716B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/40—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/45—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their insulating parts
    • H10W20/48—Insulating materials thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/49—Adaptable interconnections, e.g. fuses or antifuses
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W40/00—Arrangements for thermal protection or thermal control
    • H10W40/10—Arrangements for heating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
    • H10W74/129—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed forming a chip-scale package [CSP]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/131—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being only partially enclosed
    • H10W74/137—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being only partially enclosed the encapsulations being directly on the semiconductor body
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01—Manufacture or treatment
    • H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/65—Shapes or dispositions of interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/65—Shapes or dispositions of interconnections
    • H10W70/654—Top-view layouts
    • H10W70/656—Fan-in layouts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H10W72/07251—Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/241—Dispositions, e.g. layouts
    • H10W72/242—Dispositions, e.g. layouts relative to the surface, e.g. recessed, protruding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/251—Materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/251—Materials
    • H10W72/252—Materials comprising solid metals or solid metalloids, e.g. PbSn, Ag or Cu
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/29—Bond pads specially adapted therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/921—Structures or relative sizes of bond pads
    • H10W72/922—Bond pads being integral with underlying chip-level interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/951—Materials of bond pads
    • H10W72/952—Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】本発明の目的は、パッケージサイズがチップサイズに近く、応力吸収層とは別に、熱ストレスを効果的に吸収することができる半導体装置及びその製造方法、回路基板並びに電子機器を提供することにある。
【解決手段】パッケージサイズがチップサイズに近く、応力吸収層とは別に、熱ストレスを効果的に吸収することができる半導体装置である。半導体装置１５０は、電極１５８を有する半導体チップと、半導体チップの上に設けられる応力緩和層としての樹脂層１５２と、電極１５８から樹脂層１５２の上にかけて形成される配線１５４と、樹脂層１５２の上方で配線１５４に形成されるハンダボール１５７と、を有し、樹脂層１５２は表面に窪み部１５２ａを有するように形成され、配線１５４は窪み部１５２ａの上を通って形成される。
【選択図】図１４

Description

本発明は、半導体装置及びその製造方法、回路基板並びに電子機器に関し、特に、パッケージサイズがチップサイズに近い半導体装置及びその製造方法、回路基板並びに電子機器に関する。
半導体装置の高密度実装を追求すると、ベアチップ実装が理想的である。しかしながら、ベアチップは、品質の保証及び取り扱いが難しい。そこで、チップサイズに近いパッケージのＣＳＰ（c hip scale package）が開発されている。
各種形態にて開発されているＣＳＰ型の半導体装置の中で、１つの形態として、半導体チップの能動面側にパターニングされたフレキシブル基板が設けられており、このフレキシブル基板に複数の外部電極が形成されているものがある。また、半導体チップの能動面とフレキシブル基板との間に樹脂を注入して、熱ストレスの吸収を図ることも知られている。
ただし、樹脂のみでは熱ストレスの吸収が十分ではない場合には、別の手段が必要となる。
特開平８−２５０５４９号公報 特開平８−２０３９０６号公報 特開平１−１９６８５６号公報 特開昭６４−１２５７号公報 特開昭６３−２２９８３９号公報 特開平６−６９２１１号公報 特開平４−１０４２９号公報 特開平３−２００４１号公報 実開平４−７４４２７号公報 特開平２−１０９３５８号公報
本発明は、上述したような課題を解決するものであり、その目的は、パッケージサイズがチップサイズに近く、応力吸収層とは別に、熱ストレスを効果的に吸収することができる半導体装置及びその製造方法、回路基板並びに電子機器を提供することにある。
本発明に係る半導体装置の製造方法は、電極の形成されたウエーハを用意する工程と、
前記電極の少なくとも一部を避けて前記ウエーハに第１の応力緩和層を設ける工程と、
前記電極から前記第１の応力緩和層の上にかけて第１の導通部を形成する工程と、
前記第１の応力緩和層の上方で前記第１の導通部に接続される外部電極を形成する工程と、
前記ウエーハを個々の個片に切断する工程と、
を有し、
前記第１の応力緩和層を設ける工程及び前記第１の導通部を形成する工程の少なくとも
いずれか一方の工程にて、応力緩和を増長させる構造を形成する。
本発明によれば、応力緩和層の上に導通部及び外部電極を形成するので、外部電極を予め設けてパターニングされたフィルムなどの基板が不要になる。
また、電極と外部電極とを接続する導通部は、設計に応じて自由に形成できるので、電極の配置にかかわらずに外部電極の配置を決めることができる。したがって、ウエーハに形成する素子の回路設計を変更しなくとも、外部電極の位置の異なる種々の半導体装置を簡単に製造することができる。
さらに、本発明によれば、ウエーハに応力緩和層、導通部及び外部電極を形成してから、ウエーハが切断されて個々の半導体装置が得られる。したがって、たくさんの半導体装置に対する応力緩和層、導通部及び外部電極の形成を同時に行えるので、製造工程を簡略化することができる。
前記応力緩和を増長させる構造として、前記第１の応力緩和層の表面に窪み部を形成し、前記第１の導通部を前記窪み部の上を通るように形成してもよい。
こうすることで、導通部は、応力緩和層の表面に対して交差する方向に屈曲して形成されるので、屈曲状態が変化することで応力を吸収することができ、断線が防止される。
前記応力緩和を増長する構造として、前記第１の導通部を形成する工程において、前記第１の導通部を前記第１の応力緩和層上における平面方向に屈曲形成してもよい。
前記窪み部に位置する前記第１の導通部上に弾性体を充填する工程を含んでもよい。この弾性体によって応力がさらに吸収される。
前記第１の導通部が形成された前記第１の応力緩和層の上に、第２の応力緩和層及び前記第１の導通部に接続される第２の導通部を設ける工程を含んでもよい。
こうすることで、応力緩和層が複数段に形成されて、応力を一層分散しやすくなる。
前記第１の導通部及び前記第２の導通部のうちの少なくとも１つを、厚みよりも大きい平面的拡がりを有する面状に形成してもよい。
こうすることで、信号が面状の接地電位の付近で伝達されるので、理想的な伝送路となる。
前記第１の導通部が形成された前記第１の応力緩和層の上に、第２の応力緩和層及び第２の導通部を設け、
前記第２の導通部が形成された前記第２の応力緩和層の上に、第３の応力緩和層及び第３の導通部を設け、
前記第２の導通部を線状に形成し、前記第１及び第３の導通部を、前記第２の導通部よりも大きな平面的拡がりを有するように面状に形成してもよい。
こうすることで、線状に形成される第２の導通部は、一対の面状の導通部に挟まれるので、周囲が接地電位の配線で覆われるようになる。そうすると、同軸ケーブルと同様の構造が得られ、第２の導通部を通る信号がノイズの影響を受けにくくなる。
前記第１の導通部を挟むように並行に、接地電位とされる一対の配線を形成してもよい
。
こうすることで、線状に形成される第１の導通部は、一対の配線によって挟まれるので、周囲が接地電位の配線で覆われるようになる。そうすると、同軸ケーブルと同様の構造が得られ、信号がノイズの影響を受けにくくなる。
本発明に係る半導体装置は、電極を有する半導体チップと、
前記半導体チップの上にて前記電極の少なくとも一部を避けるように設けられる第１の応力緩和層と、
前記電極から前記第１の応力緩和層の上にかけて形成される第１の導通部と、
前記第１の応力緩和層の上方に位置する前記第１の導通部に形成される外部電極と、
を有し、
前記第１の応力緩和層は表面に窪み部を有するように形成され、前記第１の導通部は前記窪み部の上を通って形成される。
こうすることで、導通部は、応力緩和層の表面に対して交差する方向に屈曲して形成されるので、屈曲状態が変化することで応力を吸収することができ、断線が防止される。
前記窪み部に位置する前記第１の導通部上において、窪み内を充填するように弾性体が設けられてもよい。
前記第１の導通部は、前記第１の応力緩和層上で屈曲して形成されてもよい。
前記第１の導通部は、じゃばら状に形成されてもよい。
前記第１の導通部が形成された前記第１の応力緩和層の上に、第２の応力緩和層及び前記第１の導通部に接続される第２の導通部を有してもよい。
こうすることで、応力緩和層が複数段に形成されて、応力を一層分散しやすくなる。
前記第１の導通部及び前記第２の導通部からなる２つの導通部のうちの一方は線状をなし、他方は前記線状の導通部よりも広い平面的拡がりを有する面状に形成されてもよい。
前記面状の導通部は接地電位とされ、前記線状の導通部には信号が入力されてもよい。
前記第１の導通部が形成された前記第１の応力緩和層の上に設けられる第２の応力緩和層及び第２の導通部と、
前記第２の導通部が形成された前記第２の応力緩和層の上に設けられる第３の応力緩和層及び第３の導通部と、
を有し、
前記第２の導通部は線状に形成され、前記第１及び第３の導通部は、前記第２の導通部よりも大きな平面的拡がりを有するように面状に形成されてもよい。
こうすることで、線状に形成される第２の導通部は、一対の面状の導通部に挟まれるので、周囲が接地電位の配線で覆われるようになる。そうすると、同軸ケーブルと同様の構造が得られ、第２の導通部を通る信号がノイズの影響を受けにくくなる。
前記第１の導通部を挟むように並行に形成され、接地電位とされる一対の配線を有してもよい。
こうすることで、線状に形成される第１の導通部は、一対の配線によって挟まれるので、周囲が接地電位の配線で覆われるようになる。そうすると、同軸ケーブルと同様の構造が得られ、信号がノイズの影響を受けにくくなる。
前記半導体チップの前記電極を有する面とは反対側面に、保護膜を有してもよい。
前記半導体チップの前記電極を有する面とは反対側面に、放熱器を有してもよい。
本発明に係る回路基板には、上記半導体装置が実装される。
本発明に係る電子機器は、この回路基板を有する。
図１Ａ〜図１Ｅは、本発明の前提となる半導体装置の製造方法を説明する図である。 図２Ａ〜図２Ｅは、本発明の前提となる半導体装置の製造方法を説明する図である。 図３Ａ〜図３Ｄは、本発明の前提となる半導体装置の製造方法を説明する図である。 図４Ａ〜図４Ｃは、本発明の前提となる半導体装置の製造方法を説明する図である。 図５は、本発明の前提となる半導体装置を示す平面図である。 図６Ａ〜図６Ｃは、本発明の前提となる半導体装置の製造方法を説明する図である。 図７Ａ〜図７Ｃは、本発明の前提となる半導体装置の製造方法を説明する図である。 図８Ａ〜図８Ｄは、本発明の前提となる半導体装置の製造方法を説明する図である。 図９Ａ〜図９Ｄは、本発明の前提となる半導体装置の製造方法を説明する図である。 図１０は、本発明の前提となる半導体装置の製造方法を説明する図である。 図１１Ａ〜図１１Ｃは、本発明の前提となる半導体装置の製造方法を説明する図である。 図１２Ａ〜図１２Ｃは、本発明の前提となる半導体装置の製造方法を説明する図である。 図１３Ａ〜図１３Ｄは、本発明の前提となる半導体装置の製造方法を説明する図である。 図１４Ａ〜図１４Ｄは、本発明の第１実施形態に係る半導体装置を示す図である。 図１５は、第２実施形態に係る半導体装置を示す図である。 図１６は、第３実施形態に係る半導体装置を示す図である。 図１７Ａ及び図１７Ｂは、第３実施形態に係る半導体装置の製造方法を説明する図である。 図１８Ａ及び図１８Ｂは、第３実施形態に係る半導体装置の製造方法を説明する図である。 図１９Ａ及び図１９Ｂは、第３実施形態に係る半導体装置の製造方法を説明する図である。 図２０Ａ及び図２０Ｂは、第３実施形態に係る半導体装置の製造方法を説明する図である。 図２１は、面実装用の電子部品に本発明を適用した例を示す図である。 図２２は、面実装用の電子部品に本発明を適用した例を示す図である。 図２３は、本発明を適用した半導体装置に保護層を形成した例を示す図である。 図２４は、本発明を適用した半導体装置に放熱器を取り付けた例を示す図である。 図２５は、本発明に係る方法を適用して製造された電子部品を実装した回路基板を示す図である。 図２６は、本発明に係る方法を適用して製造された電子部品を実装した回路基板を備える電子機器を示す図である。
本発明の好適な実施の形態について説明する前に、本発明の前提となる技術を説明する。
（第１の前提技術）
図５は、本発明の前提となる半導体装置を示す平面図である。この半導体装置は、いわゆるＣＳＰに分類されるもので、半導体チップ１の電極１２から、能動面１ａの中央方向に配線３が形成され、各配線３には外部電極５が設けられている。全ての外部電極５は、応力緩和層７の上に設けられているので、回路基板（図示せず）に実装されたときの応力の緩和を図ることができる。また、外部電極５の上には、保護膜としてソルダレジスト層８が形成されている。
なお、同図が示すように外部電極５は半導体チップ１の電極１２上ではなく半導体チップ１の能動領域（能動素子が形成されている領域）に設けられている。応力緩和層７を能動領域に設け、更に配線３を能動領域内に配設する（引き込む）ことで、外部電極５を能動領域内に設けることができる。従って外部電極５を配置する際に能動領域内、すなわち一定の面としての領域が提供できることになり、外部電極５の設定位置の自由度が非常に増すことになる。
そして、配線３を応力緩和層７の上で屈曲させることにより、外部電極５は格子状に並ぶように設けられている。また電極１２と配線３との接合部において、図示されている電極１２の大きさと配線３の大きさは、
配線３＜電極１２
となっているが、
電極１２≦配線３
とすることが好ましい。特に、
電極１２＜配線３
となる場合には、配線３の抵抗値が小さくなるばかりか、強度が増すので断線が防止される。
図１Ａ〜図４Ｃは、第１の前提技術に係る半導体装置の製造方法を説明する図であり、図５のＩ−Ｉ線断面に対応する。
まず、周知の技術によって、ウエーハ１０に電極１２その他の素子を形成しておく。なお本例では、電極１２はアルミニウムで形成される。電極１２に他の例としてアルミニウム合金系の材料（例えばアルミニウムシリコンやアルミニウムシリコン銅など）を用いても良い。
また、ウエーハ１０の表面には、化学的変化を防止するために酸化膜などからなるパッ
シベーション膜（図示せず）が形成されている。パッシベーション膜は、電極１２を避けるのみならず、ダイシングが行われるスクライブラインも避けて形成される。スクライブラインにパッシベーション膜を形成しないことで、ダイシング時のゴミの発生を避けることができ、さらに、パッシベーション膜のクラックの発生も防止することができる。
図１Ａに示すように、電極１２を有するウエーハ１０に、感光性のポリイミド樹脂を塗布して（例えば「スピンコーティング法」にて）樹脂層１４を形成する。樹脂層１４は、１〜１００μｍの範囲、更に好ましくは１０μｍ程度の厚みで形成されることが好ましい。なお、スピンコーティング法では、無駄になるポリイミド樹脂が多いので、ポンプによって帯状にポリイミド樹脂を吐出する装置を使用してもよい。このような装置として、例えばＦＡＳ社製のＦＡＳ超精密吐出型コーティングシステム（米国特許第４６９６８８５号参照）などがある。
図１Ｂに示すように、樹脂層１４に、電極１２に対するコンタクトホール１４ａを形成する。具体的には、露光、現像及び焼成処理によって、電極１２の付近からポリイミド樹脂を除去することで、樹脂層１４にコンタクトホール１４ａを形成する。なお同図においては、コンタクトホール１４ａを形成したときに樹脂層１４が電極１２と重なる領域を全く残していない。全く樹脂層１４を電極１２に残さないことで、次工程以降で設けられる配線等の金属との電気的なコンタクトが良好な状態になるという利点があるものの、必ずしもこのような構造にしなければならないわけではない。すなわち、電極１２の外周付近に樹脂層１４がかかっている構造であったとしても電極１２の一部が露出するようにホールが形成されているのであれば充分目的が達成される。この場合には、配線層の屈曲数が減るので断線等による配線信頼性の低下を防止できる。ここで、コンタクトホール１４ａにはテーパが付けられている。したがって、コンタクトホール１４ａを形成する端部において、樹脂層１４は傾斜して形成されている。このような形状は、露光及び現像の条件を設定することで形成される。さらに、電極１２上をＯ２プラズマ処理すれば、たとえ電極１２上に若干ポリイミド樹脂が残っていたとしてもそのポリイミド樹脂を完全に除去できる。こうして形成された樹脂層１４は、完成品としての半導体装置において応力緩和層となる。
なお本例では樹脂に感光性ポリイミド樹脂を用いたが、感光性のない樹脂を用いても良い。例えばシリコーン変性ポリイミド樹脂、エポキシ樹脂やシリコーン変性エポキシ樹脂等、固化したときのヤング率が低く（１×１０１０Ｐａ以下）、応力緩和の働きを果たせる材質を用いると良い。
図１Ｃに示すように、スパッタリングによってウエーハ１０の全面にクローム（Ｃｒ）層１６を形成する。クローム（Ｃｒ）層１６は、電極１２上から樹脂層１４上にかけて形成される。ここで、クローム（Ｃｒ）層１６の材質は、樹脂層１４を構成するポリイミドとの密着性が良いことから選択された。あるいは、耐クラック性を考慮すれば、アルミニウムやアルミシリコン、アルミカッパー等のアルミニウム合金又はカッパー合金又は銅（Ｃｕ）又は金のような延展性（延びる性質）のある金属でもよい。または、耐湿性に優れたチタンを選択すれば、腐食による断線を防止することができる。チタンは、ポリイミドとの密着性の観点からも好ましく、チタンタングステンを用いても良い。
クローム（Ｃｒ）層１６との密着性を考慮すると、ポリイミド等からなる樹脂層１４の表面を荒らすことが好ましい。例えば、プラズマ（Ｏ２ 、ＣＦ４）にさらすドライ処理や、酸又はアルカリによるウエット処理を行うことで、樹脂層１４の表面を荒らすことができる。
また、コンタクトホール１４ａ内において樹脂層１４の端部が傾斜しているので、この
領域ではクローム（Ｃｒ）層１６も同様に傾斜して形成される。クローム（Ｃｒ）層１６は、完成品としての半導体装置においては配線３（図５参照）になるとともに、製造途中においてはその後に層を形成する際のポリイミド樹脂に対する拡散防止層となる。なお拡散防止層としてはクローム（Ｃｒ）に限るものではなく、前述の配線材料全てのものが有効である。
図１Ｄに示すように、クローム（Ｃｒ）層１６の上に、フォトレジストを塗布してレジスト層１８を形成する。
図１Ｅに示すように、露光、現像及び焼成処理によって、レジスト層１８の一部を除去する。残されたレジスト層１８は、電極１２から樹脂層１４の中央方向に向けて形成されている。詳しくは、残されたレジスト層１８は、樹脂層１４の上では、一つの電極１２上のレジスト層１８と他の電極１２上のレジスト層１８とが連続しないように（各々独立した状態に）なっている。
そして、図１Ｅに示すレジスト層１８によって覆われた領域のみを残して（すなわちレジスト層１８をマスクとして）、クローム（Ｃｒ）層１６をエッチングし、レジスト層１８を剥離する。以上、これらの前工程ではウエーハプロセスにおける金属薄膜形成技術を適用したものである。こうしてエッチングされたクローム（Ｃｒ）層１６は、図２Ａに示すようになる。
図２Ａにおいて、クローム（Ｃｒ）層１６は、電極１２から樹脂層１４にかけて形成されている。詳しくは、クローム（Ｃｒ）層１６は、一つの電極１２と他の電極１２との間が連続しないようになっている。つまり、それぞれの電極１２に対応する配線を構成できるように、クローム（Ｃｒ）層１６が形成される。
図２Ｂに示すように、少なくともクローム（Ｃｒ）層１６を含む最上層の上に銅（Ｃｕ）層２０を、スパッタリングによって形成する。銅（Ｃｕ）層２０は、外部電極を形成するための下地層となる。あるいは、銅（Ｃｕ）層２０の代わりに、ニッケル（Ｎｉ）層を形成してもよい。
図２Ｃに示すように銅（Ｃｕ）層２０の上にレジスト層２２を形成し、図２Ｄに示すようにレジスト層２２の一部を、露光、現像及び焼成処理して、取り除く。そうすると、取り除く領域は、樹脂層１４の上方であって、かつ、クローム（Ｃｒ）層１６の上方に位置するレジスト層２２の少なくとも一部が除去される。
図２Ｅに示すように、レジスト層２２が部分的に除去された領域に、台座２４を形成する。台座２４は、銅（Ｃｕ）メッキにより形成され、ハンダボールを上に形成するようになっている。したがって、台座２４は、銅（Ｃｕ）層２０の上に形成され、この銅（Ｃｕ）層２０及びクローム（Ｃｒ）層１６を介して電極１２と導通する。
図３Ａに示すように、台座２４の上に、外部電極５（図５参照）としてのハンダボールになるハンダ２６を厚層状に形成する。ここで厚みは、その後のハンダボール形成時に要求されるボール径に対応したハンダ量で決まる。ハンダ２６の層は、電解メッキや印刷等により形成される。
図３Ｂに示すように、図３Ａに示すレジスト層２２を剥離し、銅（Ｃｕ）層２０をエッチングする。そうすると、台座２４がマスクとなって、この台座２４の下のみに銅（Ｃｕ）層２０が残る（図３Ｃ参照）。そして、台座２４の上のハンダ２６を、ウェットバックによって半球以上のボール状にして、ハンダボールとする（図３Ｄ参照）。
以上の工程によって外部電極５（図５参照）としてのハンダボールが形成される。続いて、クローム（Ｃｒ）層１６等の酸化を防止するためや、完成した半導体装置における耐湿性の向上や、表面の機械的保護等の目的を達成するための処理を、図４Ａ及び図４Ｂに示すようにして行う。
図４Ａに示すように、ウエーハ１０の全面に、感光性のソルダレジスト層２８を塗布により形成する。そして、露光、現像及び焼成処理を行って、ソルダレジスト層２８のうち、ハンダ２６を覆っている部分及びその付近の領域を除去する。こうして、残されたソルダレジスト層２８は、酸化防止膜として、また最終的に半導体装置となったときの保護膜としてや、更には防湿性の向上を目的とした保護膜となる。そして、電気的特性の検査を行い、必要であれば製品番号や製造者名などを印刷する。
続いて、ダイシングを行って、図４Ｃに示すように個々の半導体装置に切断する。ここで、ダイシングを行う位置は、図４Ｂと図４Ｃを比較して明らかなように、樹脂層１４を避ける位置である。したがって、ウエーハ１０に対してのみダイシングが行われので、性質の異なる材料からなる複数層を切断するときの問題を避けることができる。ダイシング工程は従来通りの方法によって行われる。
こうして形成された半導体装置によれば、樹脂層１４が応力緩和層７（図５参照）となるので、回路基板（図示せず）と半導体チップ１（図５参照）との間の熱膨張係数の差による応力が緩和される。
以上説明した半導体装置の製造方法によれば、ウエーハプロセスにおいてほぼ全ての工程が完結する。言い換えると、実装基板と接続する外部端子を形成する工程がウエーハプロセス内で行えることになり、従来のパッケージング工程、すなわち個々の半導体チップを扱って、個々の半導体チップに対してそれぞれインナーリードボンディング工程や外部端子形成工程等を行わなくとも良い。また、応力緩和層を形成するときに、パターニングされたフィルムなどの基板が不要になる。これらの理由から、低コストかつ高品質の半導体装置を得ることができる。
本例では応力緩和層としての樹脂を感光性のポリイミド樹脂としたが、それ以外にも非感光性の樹脂を用いても良い。また本例において配線層を二層以上に設けても良い。層を重ねれば一般的に層厚が増し、配線抵抗を下げることができる。特に配線のうちの一層をクローム（Ｃｒ）とした場合には、銅（Ｃｕ）や金はクローム（Ｃｒ）よりも電気的抵抗が低いため、組み合わせることで配線抵抗を下げることができる。あるいは、応力緩和層上にチタン層を形成し、このチタン層の上にニッケル層、又は白金及び金からなる層を形成してもよい。または、白金及び金の二層を配線としてもよい。
（第２の前提技術）
図６Ａ〜図７Ｃは、第２の前提技術に係る半導体装置の製造方法を説明する図である。本技術は、第１の前提技術と比べて、図３Ａ以降の工程において異なり、図２Ｅまでの工程は第１の前提技術と同様である。したがって、図６Ａに示すウエーハ１１０、電極１１２、樹脂層１１４、クローム（Ｃｒ）層１１６、銅（Ｃｕ）層１２０、レジスト層１２２及び台座１２４は、図２Ｅに示すウエーハ１０、電極１２、樹脂層１４、クローム（Ｃｒ）層１６、銅（Ｃｕ）層２０、レジスト層２２及び台座１２４と同様であり、製造方法も図１Ａ〜図２Ｅに示すものと同様のため、説明を省略する。
本技術では、図６Ａに示すように、台座１２４の上に薄ハンダ１２６をメッキし、レジスト層１２２を剥離して、図６Ｂに示すようにする。さらに、薄ハンダ１２６をレジスト
として、図６Ｃに示すように銅（Ｃｕ）層１２０をエッチングする。
続いて、図７Ａに示すようにウエーハ１１０の全面にソルダレジスト層１２８を形成し、図７Ｂに示すように、台座１２４の領域のソルダレジスト層１２８を、露光、現像及び焼成処理により除去する。
そして、図７Ｃに示すように、薄ハンダ１２６が残った台座１２４の上に、薄ハンダ１２６よりも厚い厚ハンダ１２９をメッキする。これは無電解メッキにより行われる。厚ハンダ１２９は、その後、ウェットバックによって図３に示す状態と同様に半球以上のボール状にされる。こうして、厚ハンダ１２９は、外部電極５（図５参照）としてのハンダボールとなる。その後の工程は、上述した第１の前提技術と同様である。
本技術によっても、ウエーハプロセスにおいてほぼ全ての工程を行うことができる。なお、本技術では、厚ハンダ１２９が無電解メッキによって形成される。したがって、台座１２４を省略して、銅（Ｃｕ）層１２０の上に厚ハンダ１２９を直接形成することもできる。
（第３の前提技術）
図８Ａ〜図９Ｄは、第３の前提技術に係る半導体装置の製造方法を説明する図である。
図８Ａに示すウエーハ３０、電極３２、樹脂層３４、クローム（Ｃｒ）層３６、銅（Ｃｕ）層４０及びレジスト層４２は、図２Ｃに示すウエーハ１０、電極１２、樹脂層１４、クローム（Ｃｒ）層１６、銅（Ｃｕ）層２０及びレジスト層２２と同様であり、製造方法も図１Ａ〜図２Ｃに示すものと同様のため、説明を省略する。
そして、図８Ａに示すレジスト層４２の一部を、露光、現像及び焼成処理によって除去する。詳しくは、図８Ｂに示すように、配線となるクローム（Ｃｒ）層３６の上方に位置するレジスト層４２のみを残して、他の位置のレジスト層４２を除去する。
続いて、銅（Ｃｕ）層４０をエッチングしてレジスト層４２を剥離して、図８Ｃに示すように、クローム（Ｃｒ）層３６の上にのみ銅（Ｃｕ）層４０を残す。こうして、クローム（Ｃｒ）層３６及び銅（Ｃｕ）層４０の二層構造による配線が形成される。
次に、図８Ｄに示すように、感光性のソルダレジストを塗布して、ソルダレジスト層４４を形成する。
図９Ａに示すように、ソルダレジスト層４４にコンタクトホール４４ａを形成する。コンタクトホール４４ａは、樹脂層３４の上方であって、かつ、二層構造の配線の表面層である銅（Ｃｕ）層４０上に形成される。なお、コンタクトホール４４ａの形成は、露光、現像及び焼成処理によって行われる。あるいは、コンタクトホール４４ａが形成されるように、所定位置にホールを設けながらソルダレジストを印刷してもよい。
続いて、コンタクトホール４４ａに、盛り上がった形状をなすようにハンダクリーム４６を印刷する（図９Ｂ参照）。このハンダクリーム４６は、ウェットバックによって、図９Ｃに示すように、ハンダボールとなる。そして、ダイシングを行って、図９Ｄに示す個々の半導体装置を得る。
本技術では、ハンダボールの台座が省略され、かつ、ハンダクリームの印刷が適用されることで、ハンダボール形成が容易化されるとともに、製造工程の削減にもつながる。
また、製造される半導体装置の配線がクローム（Ｃｒ）及び銅（Ｃｕ）の二層である。ここで、クローム（Ｃｒ）はポリイミド樹脂からなる樹脂層３４との密着性がよく、銅（Ｃｕ）は耐クラック性が良い。耐クラック性が良いことで、配線の断線、又は電極３２や能動素子の破損を防止することができる。あるいは、銅（Ｃｕ）及び金の二層、クローム及び金の二層、又はクローム、銅（Ｃｕ）及び金の三層で配線を構成してもよい。
本技術では台座無しの例をあげたが、台座を設けても良いことはいうまでもない。
（第４の前提技術）
図１０は、第４の前提技術に係る半導体装置の製造方法を説明する図である。
同図に示すウエーハ１３０、電極１３２、樹脂層１３４、クローム（Ｃｒ）層１３６、銅（Ｃｕ）層１４０及びソルダレジスト層１４４は、図９Ａに示すウエーハ３０、電極３２、樹脂層３４、クローム（Ｃｒ）層３６、銅（Ｃｕ）層４０及びソルダレジスト層４４と同様であり、製造方法も図８Ａ〜図９Ａに示すものと同様のため、説明を省略する。
本技術では、図９Ｂにおいてハンダクリーム４６が用いられた代わりに、ソルダレジスト層１４４に形成されたコンタクトホール１４４ａに、フラックス１４６を塗布してハンダボール１４８が搭載されている。その後、ウエットバック、検査、捺印及びダイシング工程が行われる。
本技術によれば、予め形成されたハンダボール１４８を搭載して、これを外部電極５（図５参照）とする。また、第１及び第２の前提技術と比較すると、台座２４、１２４を省略することができる。さらに、配線３（図５参照）が、クローム（Ｃｒ）層１３６及び銅（Ｃｕ）層１４０の二層構造となる。
本技術では台座無しの例をあげたが、台座を設けても良いことはいうまでもない。
（第５の前提技術）
図１１Ａ〜図１２Ｃは、第５の前提技術に係る半導体装置の製造方法を説明する図である。
まず、図１１Ａに示すように、電極５２を有するウエーハ５０に、ガラス板５４を接着する。ガラス板５４には、ウエーハ５０の電極５２に対応する穴５４ａが形成されており、接着剤５６が塗られている。
このガラス板５４の熱膨張係数は、半導体チップとなるウエーハ５４の熱膨張係数と、半導体装置を実装する回路基板の熱膨張係数と、の間の値となっている。このことから、ウエーハ５４をダイシングして得られる半導体チップ、ガラス板５４、半導体装置が実装される回路基板（図示せず）の順で熱膨張係数の値が変わるので、接続部における熱膨張係数の差が小さくなり熱応力が小さくなる。すなわち、ガラス板５４は応力緩和層となる。なお、同様の熱膨張係数を有するものであれば、ガラス板５４の代わりに、セラミックス板を用いても良い。
そして、ガラス板５４をウエーハ５０に接着すると、穴５４に入り込んだ接着剤５６をＯ２プラズマ処理によって除去して、図１１Ｂに示すようにする。
次に、図１１Ｃに示すように、ウエーハ５０の全面であってガラス板５４上に、スパッタリングによってアルミニウム層５８を形成する。その後に穴５４の表面に膜を形成すれば比較的断線の発生しやすいアルミニウムの保護が図れる。次に、図１２Ａに示すように
レジスト層５９を形成し、図１２Ｂに示すように、露光、現像及び焼成処理によってレジスト層５９の一部を除去する。除去されるレジスト層５９は、配線パターン形成部以外の位置が好ましい。
図１２Ｂにおいて、レジスト層５９は、電極５２の上方からガラス板５４の上方にわたって残されている。また、一つの電極５２の上方と他の電極５２の上方との間が連続しないように途切れている。
そして、アルミニウム層５８をエッチングすると、図１２Ｃに示すように、配線となる領域にアルミニウム層５８が残る。すなわち、アルミニウム層５８は、電極５２からガラス板５４の上にかけて、配線として形成される。また、電極５２同士が導通せずに、個々の電極５２ごとの配線となるようにアルミニウム層５８が形成されている。あるいは、複数の電極５２を導通させる必要があれば、それに対応して配線となるアルミニウム層５８を形成してもよい。なお、配線として、アルミニウム層５８以外に、第１の前提技術にて選択した全ての材料のうち、いずれかを適用することもできる。
以上の工程によって、電極５２からの配線が形成されるので、配線としてのアルミニウム層５８にハンダボールを形成し、ウエーハ５０から個々の半導体装置に切断する。これらの工程は、上記第１の前提技術と同様にして行うことができる。
本技術によれば、ガラス板５４は穴５４ａを有するものの、穴５４ａの形成は容易である。したがって、ガラス板５４に対しては、予めバンプや配線を形成しておくようなパターニングが必要ではない。また、配線となるアルミニウム層５８などの形成工程には、ウエーハプロセスにおける金属薄膜形成技術が適用され、ほぼ全ての工程がウエーハプロセスにて完結する。
なおガラス板５４の上に別の応力吸収層、例えばポリイミド樹脂等を第１の前提技術と同様にさらに設けても良い。この場合には、改めて応力吸収層を設けるため、ガラス板５４の熱膨張係数はシリコンと同等でもよい。
（第６の前提技術）
図１３Ａ〜図１３Ｄは、第６の前提技術に係る半導体装置の製造方法を説明する図である。本技術では応力緩和層にポリイミド板を選択した。ポリイミドはヤング率が低く応力緩和層として好適な部材であるからである。なおそのほかにも例えばプラスチック板やガラスエポキシ系等の複合板を用いてもよい。この場合、実装基板と同材料を用いると熱膨張係数に差がなくなり好ましい。特に今日では実装基板としてプラスチック基板が多いため、プラスチック板を応力緩和層に用いることは有効である。
まず、図１３Ａに示すように、電極６２を有するウエーハ６０に、ポリイミド板６４を接着して、図１３Ｂに示すようにする。なお、ポリイミド板６４には、予め接着剤６６が塗られている。
次に、図１３Ｃに示すように、電極６２に対応する領域にエキシマレーザなどを用いてコンタクトホール６４ａを形成し、図１３Ｄに示すように、アルミニウム層６８をスパッタリングによって形成する。なお、アルミニウム層６８以外に、第１の前提技術にて選択した全ての材料のうち、いずれかを適用することもできる。
こうして、図１１Ｃと同様の状態になるので、その後、図１２Ａ以降の工程を行うことで、半導体装置を製造することができる。
本技術によれば、穴すら形成されていないポリイミド板６４を用いるので、パターニングした基板が不要になる。その他の効果は、上記第１〜第５の前提技術と同様である。 なおその他の技術として、応力緩和層に予めドリル等の機械加工を行って穴を設けておいて、その後にウエーハ上に貼り合わせる等の配設プロセスを行ってもよい。また機械加工以外にもケミカルエッチングやドライエッチングにより穴を設けることもできる。なおケミカルエッチングやドライエッチングを用いて穴を形成する場合にはウエーハ上でもその前の事前工程で行っても良い。
（第１実施形態）
本発明は、上記技術をさらに改良すべくなされたもので、以下、本発明の好適な実施の形態について図面を参照して説明する。
図１４Ａ〜図１４Ｄは、本発明に係る第１実施形態を示す図である。
図１４Ａに示す半導体装置１５０において、ポリイミドからなる樹脂層１５２が断続的に形成される。樹脂層１５２は応力緩和層となる。応力緩和層としては、感光性ポリイミド樹脂が好ましいが、感光性のない樹脂であっても良い。例えばシリコーン変性ポリイミド樹脂、エポキシ樹脂やシリコーン変性エポキシ樹脂等、固化したときのヤング率が低く（１×１０１０Ｐａ以下）、応力緩和の働きを果たせる材質を用いると良い。
また、樹脂層１５２には、テーパが付けられた窪み部１５２ａが形成されている。そして、この窪み部１５２ａの表面形状に沿って配線１５４が形成されているので、配線１５４は、断面形状において屈曲している。なお、配線１５４にはハンダボール１５７が形成されている。このように配線１５４は、応力緩和層としての樹脂層１５２に配置され、しかも、屈曲していることで単に平坦に配置された場合に比べて伸び縮みしやすくなる。従って、半導体装置１５０が回路基板に実装されたときに、熱膨張係数の差による応力を吸収しやすくなる。配線１５４の変位がかかる部分（屈曲部等）からハンダボール１５７までは、樹脂層１５２として、より弾性変形率の大きい材料を選ぶことが好ましい。このことは、以下の実施形態にも共通して該当する。
さらに、窪み部１５２ａの上方、具体的には窪み部１５２ａに相当する位置であって窪み状に形成された配線領域には、図１４Ａに示すように、弾性体１５６を設けることが好ましい。弾性体１５６は、応力緩和層としての樹脂層１５２に用いた材料で形成すればよい。この弾性体１５６によって、配線１５４を伸び縮みさせる応力を、さらに吸収することができる。最外層（保護層）を形成する例えばフォトレジストに、弾性体１５６の機能を兼ねさせても良い。また、弾性体１５６は個々の窪み部１５２ａに対応してそれぞれ個別に設けても良い。
こうして、配線１５４の断線が防止され、あるいは、応力によって配線１５４を介して電極１５８などを破壊することが防止される。なお、電極１５８及び配線１５４は、最外層（保護層）１５５にて覆われて保護されている。
次に、図１４Ｂに示す半導体装置１６０において、電極１６９から第１の樹脂層１６２上にまで形成される第１の配線１６４の第１の樹脂層１６２上において、第２の樹脂層１６６及び第２の配線１６８が形成されている。第１の配線１６４は電極１６９に接続され、第２の配線１６８は第１の配線１６４に接続され、第２の配線１６８にハンダボール１６７が形成されている。このように、複数層の樹脂層及び配線を形成すれば、配線の設計の自由度が増す。なお、電極１６９及び配線１６４、１６８は、最外層（保護層）１６５にて覆われて保護されている。
また、面積を無視できるほどの細長い配線を、平面的な拡がり（幅又は大きさ）を有する面状に形成することもできる。また、樹脂層が複数層になると、応力を分散しやすくなる。更に面状に形成された配線をＧＮＤ（接地）電位もしくは電源電圧電位に設定すれば、インピーダンスコントロールが容易となり、高周波特性が非常に優れたものとなる。
次に、図１４Ｃに示す半導体装置１７０は、上記半導体装置１５０、１６０を組み合わせたものである。すなわち、第１の樹脂層１７２上に第１の配線１７４が形成され、第１の配線１７４の上には窪み部１７６ａを有するように第２の樹脂層１７６が形成されている。そして、第２の樹脂層１７６上に形成される第２の配線１７８は、断面形状において屈曲している。なお、第２の配線１７８にはハンダボール１７７が形成されている。また、電極１７９及び配線１７４、１７８は、最外層（保護層）１７５にて覆われて保護されている。本実施形態によれば、上記半導体装置１５０、１６０を組み合わせた効果を達成できる。
次に、図１４Ｄに示す半導体装置１８０には、破線で示す領域に形成された応力緩和層１８７の上で、電極１８２から平面形状において屈曲するように配線１８４が形成され、この配線１８４にハンダボールなどのバンプ１８６が形成されている。本実施形態においても、上記半導体装置１５０（図１４Ａ参照）とは方向が違うものの、配線１８４が屈曲しているので、応力を吸収する能力において優れている。
なお、図１４Ｄに示す平面形状に屈曲する配線１８４を、図１４Ａ〜図１４Ｃに示すように立体的にも屈曲させてもよい。こうすることで、断線の防止効果が一層高められる。ただし、応力緩和層１８７が配線１８４の下に存在することが必ず必要である。また、電極１８２及び配線１８４は、図示しない最外層（保護層）にて覆われて保護されている。
（第２実施形態）
次に、図１５に示す半導体装置１９０は、アルミパッド１９２と、応力緩和層１９４の上に設けられたハンダボール１９６と、を接続する配線２００に特徴を有する。配線２００は、第１の前提技術等にて選択した配線材料のうちいずれのものを用いても良い。この配線２００は、じゃばら部２００ａを有する。じゃばら部２００ａは、図１４Ｄに示すように、配線の中が空洞（スリット）になっている状態であり、通常の配線をはさんで複数のじゃばら部２００ａが連続形成される。このじゃばら部２００ａは、屈曲する配線１８４よりも応力吸収性に優れている。このじゃばら部２００ａを有することで、半導体チップ上で配線２００にクラックが生じたり、アルミパッド１９２やその他の能動素子へのダメージがなくなり、半導体装置としての信頼性が向上する。また、じゃばら部２００ａは、一本の配線に設けられるため、応力吸収構造のためのスペースは微細なもので足りる。これによって、ＣＳＰのカテゴリーを逸脱しないように、半導体装置の小型化を維持しつつ、設計の自由度を向上することができる。なお、本実施形態において、じゃばら部２００ａは平面方向に対しての例であるが、これを厚み方向に設けても良い。
以上説明した実施形態又は前提技術において、外部電極としてはハンダを例に述べてきたが、他に例えば金バンプを用いる等、既に周知の接続用の材料を用いても何ら問題がない。また、外部電極は、半導体チップの能動領域であって、電極上以外であれば、どこにでも形成することができる。
（第３実施形態）
図１６〜図２０は、本発明に係る第３実施形態を示す図である。図１６は、本実施形態に係る半導体装置の断面を示す図である。この半導体装置３００は、半導体チップ３０２上に複数層（４層）構造を有し、表面がソルダレジスト３５０にて保護されるものである。なお、本実施形態においても、他の実施形態及び前提技術について説明した材料や製造
方法などを適用することができる。
図１７Ａ及び図１７Ｂは、第１層を示す図である。詳しくは、図１７Ｂは平面図であり、図１７Ａは、図１７ＢのVII−VII線断面図である。半導体チップ３０２には、信号が入力又は出力される電極３０４が形成されている。電極３０４の付近には、端部が傾斜面となった応力緩和層３１０が形成されている。応力緩和層３１０は絶縁体であり、具体的にはポリイミド系樹脂が好ましい。そして、電極３０４から応力緩和層３１０上にかけて、信号配線３１２が形成されている。信号配線３１２は、図１７Ｂに示すように、電極３０４とは反対側の端部にアイランド形状の接続部３１２ａを有する。また、この接続部３１２ａを囲むように、かつ、接触しないようにＧＮＤプレーン３１６が形成されている。ＧＮＤプレーン３１６は、半導体チップ３０２の接地用電極（図示せず）に接続される。
図１８Ａ及び図１８Ｂは、第２層を示す図である。詳しくは、図１８Ｂは平面図であり、図１８Ａは、図１８ＢのVIII−VIII線断面図である。これらの図に示すように、上述した第１層の上に応力緩和層３２０が形成されている。ただし、応力緩和層３２０は、第１層の信号配線３１２の接続部３１２ａの中央部を避けて形成されている。そして、第１層の接続部３１２ａから第２層の応力緩和層３２０上にかけて、信号配線３２２が形成されている。信号配線３２２は、接続部３１２ａに接続される接続部３２２ａ及びもう一つの接続部３２２ｂを有する。また、応力緩和層３２０には、信号配線３２２とは導通しない信号配線３２４が形成されている。信号配線３２４は、接続部３２４ａ、３２４ｂを有する。さらに、応力緩和層３２０には、他の配線３２４、３２５が形成されているが、本発明には直線関係しないので説明を省略する。また、信号配線３２２、３２４及び配線３２４、３２５を囲み、かつ、接触しないように、ＧＮＤプレーン３２６が形成されている。ＧＮＤプレーン３２６は、第１層のＧＮＤプレーン３１６を介して半導体チップ３０２の接地用電極（図示せず）に接続される。
図１９Ａ及び図１９Ｂは、第３層を示す図である。詳しくは、図１９Ｂは平面図であり、図１９Ａは、図１９ＢのIX−IX線断面図である。これらの図に示すように、上述した第２層の上に応力緩和層３３０が形成されている。ただし、応力緩和層３３０は、第２層の信号配線３２２の接続部３２２ｂの中央部を避けて形成されている。そして、第２層の接続部３２２ｂから応力緩和層３３０上にかけて、信号配線３３２が形成されている。信号配線３３２は、第２層の接続部３２２ｂに接続される接続部３３２ａ及びもう一つの接続部３３２ｂを有する。さらに、応力緩和層３３０には、信号配線３３２とは導通しない信号配線３３４が形成されている。この信号配線３３４は、接続部３３４ａ、３３４ｂを有する。また、信号配線３３２及び信号配線３３４を囲むように、かつ、接触しないようにＧＮＤプレーン３３６が形成されている。ＧＮＤプレーン３３６は、第１層のＧＮＤプレーン３１６及び第２層のＧＮＤプレーン３２６を介して半導体チップ３０２の接地用電極（図示せず）に接続される。
図２０Ａ及び図２０Ｂは、第４層を示す図である。詳しくは、図２０Ｂは平面図であり、図２０Ａは、図２０ＢのX−X線断面図である。これらの図に示すように、上述した第３層の上に応力緩和層３４０が形成されている。ただし、応力緩和層３４０は、第３層の信号配線３３４の接続部３３４ｂの中央部を避けて形成されている。そして、第３層の接続部３３４ｂの上に、接続部３４２が形成され、この接続部３４２の上に銅（Ｃｕ）からなる台座３４４が形成され、この台座３４４上にハンダボール３４８が形成されている。ハンダボール３４８は、外部電極となる。また、接続部３４２を囲むように、かつ、接触しないようにＧＮＤプレーン３４６が形成されている。ＧＮＤプレーン３４６は、第１層のＧＮＤプレーン３１６、第２層のＧＮＤプレーン３２６及び第３層のＧＮＤプレーン３３６を介して半導体チップ３０２の接地用電極（図示せず）に接続される。
次に、本実施形態における導通状態について説明する。半導体チップ３０２に形成される電極３０４は、第１層の信号配線３１２と接続され、この信号配線３１２は、第２層の信号配線３２２に接続される。この信号配線３２２は、その接続部３２２ｂを介して第３層の信号配線３３２に接続され、この信号配線３３２は、その接続部３３２ｂを介して第２層の信号配線３２４に接続される。信号配線３２４は、その接続部３２４ｂを介して第３層の信号配線３３４に接続される。そして、この信号配線３３４の接続部３３４ｂに、接続部３４２及び台座３４４を介してハンダボール３４８が形成されている。
こうして、信号が入力又は出力される半導体チップの任意の位置の電極３０４と、半導体チップ上の任意の位置に形成される外部電極としてのハンダボール３４８が接続されている。
もちろん、外部電極は他の実施形態又は前提技術で言及しているようにマトリックス状に配置されてもよい。
また、第１層〜第４層のＧＮＤプレーン３１６、３２６、３３６及び３４６は、全て同じ接地電位となっている。
したがって、本実施形態によれば、電極３０４とハンダボール３４８との間の配線が、絶縁体を介して、接地電位の導体に囲まれるようになる。すなわち、内部導体が絶縁体を介して接地電位の外部導体に囲まれるので、同軸ケーブルと同様な構造となる。これによって、信号がノイズの影響を受けにくくなって、理想的な伝送路を得ることができる。そして、例えばＣＰＵとしての半導体装置であれば、１ＧＨｚを超えるような高速動作が可能になる。
なお層形成コストの低減を図るためには、第１層又は第４層に形成されているＧＮＤプレーン３１６、３４６のどちらかを省略しても良い。
（その他の実施形態）
本発明は、上記実施形態に限定されるものではなく、種々の変形が可能である。例えば、上記実施形態は、半導体装置に本発明を適用したが、能動部品か受動部品かを問わず、種々の面実装用の電子部品に本発明を適用することができる。
図２１は、面実装用の電子部品に本発明を適用した例を示す図である。同図に示す電子部品４００は、チップ部４０２の両側に電極４０４が設けられてなり、例えば、抵抗器、コンデンサ、コイル、発振器、フィルタ、温度センサ、サーミスタ、バリスタ、ボリューム又はヒューズなどである。電極４０４には、上述した実施形態と同様に、応力緩和層４０６を介して配線４０８が形成されている。この配線４０８には、バンプ４１０が形成される。
また、図２２も、面実装用の電子部品に本発明を適用した例を示す図であり、この電子部品４２０の電極４２４は、チップ部４２２の実装側の面に形成され、応力緩和層４２６を介して配線４２８が形成されている。この配線４２８には、バンプ４３０が形成される。
なお、これらの電子部品４００、４２０の製造方法は、上記実施形態又は前提技術と同様であるため説明を省略する。また、応力緩和層４０６、４２６を形成したことによる効果も上述した実施形態又は前提技術と同様である。
次に、図２３は、本発明を適用した半導体装置に保護層を形成した例を示す図である。
同図に示す半導体装置４４０は、図４Ｃに示す半導体装置に保護層４４２を形成したもので、保護層４４２以外は図４Ｃに示す半導体装置と同様であるため、説明を省略する。
保護層４４２は、半導体装置４４０において、実装側とは反対面すなわち裏面に形成されている。こうすることで、裏面に傷が付くことを防止することができる。
更には裏面の傷を起点としたクラックによる半導体チップ自体の損傷を防止できる。
保護層４４２は、個片としての半導体装置４４０に切断される前に、ウエーハの裏面に形成されることが好ましい。こうすることで、複数の半導体装置４４０に対して同時に保護層４４２を形成することができる。詳しくは、金属薄膜形成工程が全て完了してから保護層４４２をウエーハに形成することが好ましい。こうすることで、金属薄膜形成工程を円滑に行うことができる。
保護層４４２は、半導体装置４４０のリフロー工程における高温に耐えられる材質であることが好ましい。詳しくは、ハンダの溶融温度まで耐えられることが好ましい。また、保護層４４２は、ポッティング樹脂の塗布によって形成される。あるいは、粘着性又は接着性を有するシートを貼り付けて保護層４４２を形成してもよい。このシートは、有機か無機かを問わない。
このようにすれば半導体装置の表面がシリコン以外の物質で覆われるので、例えばマーキング性も向上する。
次に、図２４は、本発明を適用した半導体装置に放熱器を取り付けた例を示す図である。同図に示す半導体装置４５０は、図４Ｃに示す半導体装置に放熱器４５２を取り付けたもので、放熱器４５２以外は図４Ｃに示す半導体装置と同様であるため、説明を省略する。
放熱器４５２は、半導体装置４５０において、実装側とは反対面すなわち裏面に、熱伝導性接着剤４５４を介して取り付けられている。こうすることで、放熱性が向上する。放熱器４５２は、多数のフィン４５６を有し、銅や銅合金、窒化アルミニウムなどで形成されていることが多い。なお本例ではフィン付きを例にあげたが、フィンを有しない単なる板状の放熱器（放熱板）を取り付けても相応の放熱効果を得ることができる。この場合は単なる板状の取り付けになるため、ハンドリングが容易で、しかもコスト低減が可能となる。
上記実施形態又は前提技術では、外部端子として予め半導体装置側にハンダバンプや金バンプを設けたが、他の例としては半導体装置側にハンダバンプや金バンプを用いずに、例えば銅等の台座をそのまま外部端子として用いても良い。なお、この場合には半導体装置が実装される実装基板（マザーボード）の接合部（ランド）に、半導体装置実装時の前までに予めハンダを設けておく必要がある。
また、上記実施形態において用いられるポリイミド樹脂は、黒色であることが好ましい。黒色のポリイミド樹脂を応力緩和層として用いることで、半導体チップが光を受けたときの誤作動を避けられるとともに、耐光性を上げて半導体装置の信頼性を向上させることができる。
なお、図２５には、上述した実施形態に係る方法によって製造された半導体装置などの電子部品１１００を実装した回路基板１０００が示されている。そして、この回路基板１０００を備える電子機器として、図２６には、ノート型パーソナルコンピュータ１２００
が示されている。
１５０…半導体装置、 １５２…樹脂層、 １５４…配線、 １５６…弾性体、 １５７…ハンダボール、 １５８…電極、 １６０…半導体装置、 １６４…第１の配線、 １６７…ハンダボール、 １６８…第２の配線、 １６９…電極、 １７０…半導体装置、 １７４…第１の配線、 １７６…第２の樹脂層、 １７７…ハンダボール、 １７８…第２の配線、 １８０…半導体装置、 １８２…電極、 １８４…配線、 １８６…バンプ、 １８７…応力緩和層、 １９０…半導体装置、 １９２…アルミパッド、 １９４…応力緩和層、 １９６…ハンダボール、 ２００…配線、 ３００…半導体装置、 ３０２…半導体チップ、 ３０４…電極、 ３１０…応力緩和層、 ３１２…信号配線、
３１６…プレーン、 ３２０…応力緩和層、 ３２２…信号配線、 ３２４…信号配線、 ３２６…プレーン、 ３３０…応力緩和層、 ３３２…信号配線、 ３３４…信号配線、 ３３６…プレーン、 ３４０…応力緩和層、 ３４２…接続部、 ３４４…台座、
３４６…プレーン、 ３４８…ハンダボール、 ３５０…ソルダレジスト、 ４００…電子部品、 ４０２…チップ部、 ４０６…応力緩和層、 ４０８…配線、 ４１０…バンプ、 ４２０…電子部品、 ４２２…チップ部、 ４２４…電極、 ４２６…応力緩和層、 ４２８…配線、 ４３０…バンプ、 ４４０…半導体装置、 ４４２…保護層、 ４５０…半導体装置、 ４５２…放熱器、 ４５４…熱伝導性接着剤、 ４５６…フィン

Claims (21)

  1. 電極の形成されたウエーハを用意する工程と、
    前記電極の少なくとも一部を避けて前記ウエーハに第１の応力緩和層を設ける工程と、
    前記電極から前記第１の応力緩和層の上にかけて第１の導通部を形成する工程と、
    前記第１の応力緩和層の上方で前記第１の導通部に接続される外部電極を形成する工程と、
    前記ウエーハを個々の個片に切断する工程と、
    を有し、
    前記第１の応力緩和層を設ける工程及び前記第１の導通部を形成する工程の少なくともいずれか一方の工程にて、応力緩和を増長させる構造を形成する半導体装置の製造方法。
  2. 請求項１記載の半導体装置の製造方法において、
    前記応力緩和を増長させる構造として、前記第１の応力緩和層の表面に窪み部を形成し、前記第１の導通部を前記窪み部の上を通るように形成する半導体装置の製造方法。
  3. 請求項１記載の半導体装置の製造方法において、
    前記応力緩和を増長する構造として、前記第１の導通部を形成する工程において、前記第１の導通部を前記第１の応力緩和層上における平面方向に屈曲形成する半導体装置の製造方法。
  4. 請求項２記載の半導体装置の製造方法において、
    前記窪み部に位置する前記第１の導通部上に弾性体を充填する工程を含む半導体装置の製造方法。
  5. 請求項１から請求項４のいずれかに記載の半導体装置の製造方法において、
    前記第１の導通部が形成された前記第１の応力緩和層の上に、第２の応力緩和層及び前記第１の導通部に接続される第２の導通部を設ける工程を含む半導体装置の製造方法。
  6. 請求項５記載の半導体装置の製造方法において、
    前記第１の導通部及び前記第２の導通部のうちの少なくとも１つを、厚みよりも大きい平面的拡がりを有する面状に形成する半導体装置の製造方法。
  7. 請求項１から請求項４のいずれかに記載の半導体装置の製造方法において、
    前記第１の導通部が形成された前記第１の応力緩和層の上に、第２の応力緩和層及び第２の導通部を設け、
    前記第２の導通部が形成された前記第２の応力緩和層の上に、第３の応力緩和層及び第３の導通部を設け、
    前記第２の導通部を線状に形成し、前記第１及び第３の導通部を、前記第２の導通部よりも大きな平面的拡がりを有するように面状に形成する半導体装置の製造方法。
  8. 請求項１から請求項４のいずれかに記載の半導体装置の製造方法において、
    前記第１の導通部を挟むように並行に、接地電位とされる一対の配線を形成する半導体装置の製造方法。
  9. 電極を有する半導体チップと、
    前記半導体チップの上にて前記電極の少なくとも一部を避けるように設けられる第１の応力緩和層と、
    前記電極から前記第１の応力緩和層の上にかけて形成される第１の導通部と、
    前記第１の応力緩和層の上方に位置する前記第１の導通部に形成される外部電極と、
    を有し、
    前記第１の応力緩和層は表面に窪み部を有するように形成され、前記第１の導通部は前記窪み部の上を通って形成される半導体装置。
  10. 請求項９記載の半導体装置において、
    前記窪み部に位置する前記第１の導通部上において、窪み内を充填するように弾性体が設けられてなる半導体装置。
  11. 請求項９記載の半導体装置において、
    前記第１の導通部は、前記第１の応力緩和層上で屈曲して形成される半導体装置。
  12. 請求項１１記載の半導体装置において、
    前記第１の導通部は、じゃばら状に形成される半導体装置。
  13. 請求項９記載の半導体装置において、
    前記第１の導通部が形成された前記第１の応力緩和層の上に、第２の応力緩和層及び前記第１の導通部に接続される第２の導通部を有する半導体装置。
  14. 請求項１３記載の半導体装置において、
    前記第１の導通部及び前記第２の導通部からなる２つの導通部のうちの一方は線状をなし、他方は前記線状の導通部よりも広い平面的拡がりを有する面状に形成される半導体装置。
  15. 請求項１４記載の半導体装置において、
    前記面状の導通部は接地電位とされ、前記線状の導通部には信号が入力される半導体装置。
  16. 請求項９記載の半導体装置において、
    前記第１の導通部が形成された前記第１の応力緩和層の上に設けられる第２の応力緩和層及び第２の導通部と、
    前記第２の導通部が形成された前記第２の応力緩和層の上に設けられる第３の応力緩和層及び第３の導通部と、
    を有し、
    前記第２の導通部は線状に形成され、前記第１及び第３の導通部は、前記第２の導通部よりも大きな平面的拡がりを有するように面状に形成される半導体装置。
  17. 請求項９記載の半導体装置において、
    前記第１の導通部を挟むように並行に形成され、接地電位とされる一対の配線を有する半導体装置。
  18. 請求項９記載の半導体装置において、
    前記半導体チップの前記電極を有する面とは反対側面に、保護膜を有する半導体装置。
  19. 請求項９記載の半導体装置において、
    前記半導体チップの前記電極を有する面とは反対側面に、放熱器を有する半導体装置。
  20. 請求項９から請求項１９のいずれかに記載の半導体装置が実装された回路基板。
  21. 請求項２０記載の回路基板を有する電子機器。
JP2012132381A 1996-12-04 2012-06-11 半導体装置及びその製造方法、並びに電子部品及びその製造方法 Expired - Fee Related JP5278716B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012132381A JP5278716B2 (ja) 1996-12-04 2012-06-11 半導体装置及びその製造方法、並びに電子部品及びその製造方法

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP1996339045 1996-12-04
JP33904596 1996-12-04
JP35688096 1996-12-26
JP1996356880 1996-12-26
JP2012132381A JP5278716B2 (ja) 1996-12-04 2012-06-11 半導体装置及びその製造方法、並びに電子部品及びその製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2008247427A Division JP5246403B2 (ja) 1996-12-04 2008-09-26 半導体装置及びその製造方法、並びに電子部品及びその製造方法

Publications (2)

Publication Number Publication Date
JP2012169679A true JP2012169679A (ja) 2012-09-06
JP5278716B2 JP5278716B2 (ja) 2013-09-04

Family

ID=26576301

Family Applications (4)

Application Number Title Priority Date Filing Date
JP52348998A Expired - Fee Related JP3981710B2 (ja) 1996-12-04 1997-12-04 半導体装置及びその製造方法、回路基板並びに電子機器
JP2008221665A Expired - Fee Related JP5445732B2 (ja) 1996-12-04 2008-08-29 半導体装置及びその製造方法
JP2008247427A Expired - Fee Related JP5246403B2 (ja) 1996-12-04 2008-09-26 半導体装置及びその製造方法、並びに電子部品及びその製造方法
JP2012132381A Expired - Fee Related JP5278716B2 (ja) 1996-12-04 2012-06-11 半導体装置及びその製造方法、並びに電子部品及びその製造方法

Family Applications Before (3)

Application Number Title Priority Date Filing Date
JP52348998A Expired - Fee Related JP3981710B2 (ja) 1996-12-04 1997-12-04 半導体装置及びその製造方法、回路基板並びに電子機器
JP2008221665A Expired - Fee Related JP5445732B2 (ja) 1996-12-04 2008-08-29 半導体装置及びその製造方法
JP2008247427A Expired - Fee Related JP5246403B2 (ja) 1996-12-04 2008-09-26 半導体装置及びその製造方法、並びに電子部品及びその製造方法

Country Status (7)

Country Link
US (5) US6255737B1 (ja)
JP (4) JP3981710B2 (ja)
KR (1) KR100501662B1 (ja)
CN (1) CN100380612C (ja)
AU (1) AU5136498A (ja)
TW (2) TW571373B (ja)
WO (1) WO1998025298A1 (ja)

Families Citing this family (82)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW571373B (en) * 1996-12-04 2004-01-11 Seiko Epson Corp Semiconductor device, circuit substrate, and electronic machine
JPH10321631A (ja) * 1997-05-19 1998-12-04 Oki Electric Ind Co Ltd 半導体装置およびその製造方法
JP3335575B2 (ja) 1997-06-06 2002-10-21 松下電器産業株式会社 半導体装置およびその製造方法
US6333565B1 (en) * 1998-03-23 2001-12-25 Seiko Epson Corporation Semiconductor device and method of manufacturing the same, circuit board, and electronic instrument
KR100449307B1 (ko) * 1998-06-12 2004-09-18 가부시키가이샤 히타치세이사쿠쇼 반도체 장치 및 그 제조 방법
US6396145B1 (en) 1998-06-12 2002-05-28 Hitachi, Ltd. Semiconductor device and method for manufacturing the same technical field
US6903451B1 (en) * 1998-08-28 2005-06-07 Samsung Electronics Co., Ltd. Chip scale packages manufactured at wafer level
JP3661444B2 (ja) * 1998-10-28 2005-06-15 株式会社ルネサステクノロジ 半導体装置、半導体ウエハ、半導体モジュールおよび半導体装置の製造方法
US6965165B2 (en) 1998-12-21 2005-11-15 Mou-Shiung Lin Top layers of metal for high performance IC's
US6930390B2 (en) * 1999-01-20 2005-08-16 Sony Chemicals Corp. Flexible printed wiring boards
US6707159B1 (en) * 1999-02-18 2004-03-16 Rohm Co., Ltd. Semiconductor chip and production process therefor
TW556329B (en) 1999-02-26 2003-10-01 Hitachi Ltd Wiring board, its production method, semiconductor device and its production method
US6228687B1 (en) * 1999-06-28 2001-05-08 Micron Technology, Inc. Wafer-level package and methods of fabricating
TW478089B (en) 1999-10-29 2002-03-01 Hitachi Ltd Semiconductor device and the manufacturing method thereof
TW498468B (en) 1999-10-29 2002-08-11 Hitachi Ltd Semiconductor device
KR100430203B1 (ko) 1999-10-29 2004-05-03 가부시키가이샤 히타치세이사쿠쇼 반도체 장치 및 그 제조 방법
JP3287346B2 (ja) 1999-11-29 2002-06-04 カシオ計算機株式会社 半導体装置
US6710446B2 (en) 1999-12-30 2004-03-23 Renesas Technology Corporation Semiconductor device comprising stress relaxation layers and method for manufacturing the same
JP2001237348A (ja) * 2000-02-23 2001-08-31 Hitachi Ltd 半導体装置およびその製造方法
JP4287020B2 (ja) * 2000-04-05 2009-07-01 Ｎｅｃトーキン株式会社 高周波電流抑制型放熱板
US6620720B1 (en) * 2000-04-10 2003-09-16 Agere Systems Inc Interconnections to copper IC's
WO2002003458A1 (en) * 2000-06-30 2002-01-10 Sony Corporation Semiconductor device and its manufacturing method
JP3440070B2 (ja) * 2000-07-13 2003-08-25 沖電気工業株式会社 ウェハー及びウェハーの製造方法
JP2002057252A (ja) * 2000-08-07 2002-02-22 Hitachi Ltd 半導体装置及びその製造方法
JP4174174B2 (ja) * 2000-09-19 2008-10-29 株式会社ルネサステクノロジ 半導体装置およびその製造方法並びに半導体装置実装構造体
US6696765B2 (en) 2001-11-19 2004-02-24 Hitachi, Ltd. Multi-chip module
DE10052452A1 (de) * 2000-10-23 2002-05-08 Siemens Ag Halbleiter-Anordnung und Verfahren zur Herstellung von derartigen Halbleiter-Anordnungen
US20020117753A1 (en) * 2001-02-23 2002-08-29 Lee Michael G. Three dimensional packaging
US6894399B2 (en) * 2001-04-30 2005-05-17 Intel Corporation Microelectronic device having signal distribution functionality on an interfacial layer thereof
US7071024B2 (en) 2001-05-21 2006-07-04 Intel Corporation Method for packaging a microelectronic device using on-die bond pad expansion
JP3454259B2 (ja) * 2001-09-07 2003-10-06 セイコーエプソン株式会社 マスクデータの生成方法、マスクおよび記録媒体、ならびに半導体装置の製造方法
US6646347B2 (en) * 2001-11-30 2003-11-11 Motorola, Inc. Semiconductor power device and method of formation
US7423336B2 (en) * 2002-04-08 2008-09-09 Micron Technology, Inc. Bond pad rerouting element, rerouted semiconductor devices including the rerouting element, and assemblies including the rerouted semiconductor devices
JP4495428B2 (ja) * 2002-09-17 2010-07-07 株式会社 液晶先端技術開発センター 薄膜トランジスタの形成方法
JP4213672B2 (ja) * 2003-04-15 2009-01-21 富士通マイクロエレクトロニクス株式会社 半導体装置及びその製造方法
DE10318074B4 (de) * 2003-04-17 2009-05-20 Qimonda Ag Verfahren zur Herstellung von BOC Modul Anordnungen mit verbesserten mechanischen Eigenschaften
JP3693056B2 (ja) * 2003-04-21 2005-09-07 セイコーエプソン株式会社 半導体装置及びその製造方法、電子装置及びその製造方法並びに電子機器
JP2004327527A (ja) * 2003-04-22 2004-11-18 Seiko Epson Corp 電子装置及びその製造方法並びに電子機器
JP3666495B2 (ja) * 2003-06-27 2005-06-29 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
JP3678239B2 (ja) * 2003-06-30 2005-08-03 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
US7470997B2 (en) * 2003-07-23 2008-12-30 Megica Corporation Wirebond pad for semiconductor chip or wafer
US20050046022A1 (en) * 2003-08-26 2005-03-03 Micrel, Incorporated Semiconductor devices integrated with wafer-level packaging
DE10339762B4 (de) * 2003-08-27 2007-08-02 Infineon Technologies Ag Chipstapel von Halbleiterchips und Verfahren zur Herstellung desselben
US8390126B2 (en) 2003-10-03 2013-03-05 Motorola Mobility Llc Method and arrangement for reduced thermal stress between substrates
JP3855992B2 (ja) 2003-12-17 2006-12-13 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
JP4010298B2 (ja) 2003-12-17 2007-11-21 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
JP4412143B2 (ja) * 2004-01-14 2010-02-10 セイコーエプソン株式会社 検査用治具の製造方法
US7259468B2 (en) * 2004-04-30 2007-08-21 Advanced Chip Engineering Technology Inc. Structure of package
DE102004030140B3 (de) * 2004-06-22 2006-01-19 Infineon Technologies Ag Flexible Kontaktierungsvorrichtung
JP2006303408A (ja) * 2004-09-09 2006-11-02 Seiko Epson Corp 電子装置及びその製造方法
US7189594B2 (en) * 2004-09-10 2007-03-13 Agency For Science, Technology And Research Wafer level packages and methods of fabrication
US7176575B2 (en) * 2004-09-30 2007-02-13 Intel Corporation Input/output routing on an electronic device
WO2006054606A1 (ja) 2004-11-16 2006-05-26 Rohm Co., Ltd. 半導体装置および半導体装置の製造方法
TWI254428B (en) * 2004-11-24 2006-05-01 Advanced Chip Eng Tech Inc FCBGA package structure
KR20060087273A (ko) * 2005-01-28 2006-08-02 삼성전기주식회사 반도체 패키지및 그 제조방법
US7413110B2 (en) * 2005-02-16 2008-08-19 Motorola, Inc. Method for reducing stress between substrates of differing materials
DE102005009358B4 (de) * 2005-03-01 2021-02-04 Snaptrack, Inc. Lötfähiger Kontakt und ein Verfahren zur Herstellung
KR100664310B1 (ko) * 2005-07-13 2007-01-04 삼성전자주식회사 웨이퍼 레벨 인캡슐레이션 칩 및 인캡슐레이션 칩 제조방법
JP4419926B2 (ja) 2005-07-14 2010-02-24 セイコーエプソン株式会社 半導体装置
CN100447973C (zh) * 2006-05-12 2008-12-31 联咏科技股份有限公司 芯片结构及其制造工艺
DE102006028536A1 (de) * 2006-06-21 2007-12-27 Axel Ahnert Verfahren zur Herstellung eines Schaltungsteils auf einem Substrat
US8421227B2 (en) * 2006-06-28 2013-04-16 Megica Corporation Semiconductor chip structure
JP4818005B2 (ja) * 2006-07-14 2011-11-16 Ｏｋｉセミコンダクタ株式会社 半導体装置及びその製造方法
JP4273356B2 (ja) * 2007-02-21 2009-06-03 セイコーエプソン株式会社 半導体装置の製造方法
US8193636B2 (en) * 2007-03-13 2012-06-05 Megica Corporation Chip assembly with interconnection by metal bump
JP4924163B2 (ja) * 2007-04-06 2012-04-25 パナソニック株式会社 電子部品とその製造方法
JP2009021277A (ja) * 2007-07-10 2009-01-29 Murata Mfg Co Ltd 半導体素子および該半導体素子の製造方法
US8034702B2 (en) 2007-08-16 2011-10-11 Micron Technology, Inc. Methods of forming through substrate interconnects
TW200941601A (en) * 2008-03-19 2009-10-01 Chipmos Technologies Inc Conductive structure of a chip
JP5823089B2 (ja) * 2009-04-07 2015-11-25 大日本印刷株式会社 センサデバイス及びその製造方法
US8397380B2 (en) * 2009-06-01 2013-03-19 Taiwan Semiconductor Manufacturing Company, Ltd. Controlling warpage in BGA components in a re-flow process
JP5333342B2 (ja) 2009-06-29 2013-11-06 株式会社デンソー 半導体装置
TWM390545U (en) * 2009-11-12 2010-10-11 Mao Bang Electronic Co Ltd Integrated circuit with layout structure
US8294265B1 (en) * 2010-03-31 2012-10-23 Amkor Technology, Inc. Semiconductor device for improving electrical and mechanical connectivity of conductive pillers and method therefor
US8373282B2 (en) * 2011-06-16 2013-02-12 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer level chip scale package with reduced stress on solder balls
US9978656B2 (en) * 2011-11-22 2018-05-22 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for forming fine-pitch copper bump structures
US9935038B2 (en) * 2012-04-11 2018-04-03 Taiwan Semiconductor Manufacturing Company Semiconductor device packages and methods
US9018757B2 (en) * 2013-07-16 2015-04-28 Taiwan Semiconductor Manufacturing Co., Ltd. Mechanisms for forming bump structures over wide metal pad
JP2018014414A (ja) * 2016-07-21 2018-01-25 トヨタ自動車株式会社 半導体装置
CN109791840B (zh) * 2016-11-08 2021-12-10 株式会社村田制作所 电子部件
JP7202785B2 (ja) * 2018-04-27 2023-01-12 新光電気工業株式会社 配線基板及び配線基板の製造方法
US12176701B2 (en) 2022-11-18 2024-12-24 Abb Schweiz Ag Ground fault protection in a high resistance grounding system

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6372143A (ja) * 1986-09-16 1988-04-01 Toshiba Corp 集積回路装置
JPH01209746A (ja) * 1988-02-17 1989-08-23 Nec Corp 半導体装置
JPH08102466A (ja) * 1994-09-30 1996-04-16 Nec Corp 半導体装置の製造方法及び半導体ウエハー
JPH08203906A (ja) * 1995-01-27 1996-08-09 Fuji Electric Co Ltd バンプ付き半導体装置およびその製造方法
JPH08250549A (ja) * 1995-03-13 1996-09-27 Matsushita Electric Ind Co Ltd 半導体装置とその製造方法

Family Cites Families (89)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS528785A (en) 1975-07-10 1977-01-22 Citizen Watch Co Ltd Semiconductor device electrode structure
JPS5518069A (en) 1978-07-26 1980-02-07 Citizen Watch Co Ltd Protective construction of semiconductor device
DE2929339A1 (de) 1978-07-24 1980-02-14 Citizen Watch Co Ltd Halbleiteranordnung
JPS59188153A (ja) 1983-04-08 1984-10-25 Hitachi Ltd 多層配線を有する電子回路装置の製造方法
JPS61253826A (ja) 1985-05-07 1986-11-11 Hitachi Ltd 半導体装置およびその製造方法
JPH0624205B2 (ja) 1985-06-24 1994-03-30 株式会社日立製作所 半導体装置
JPS6221248A (ja) * 1985-07-19 1987-01-29 Fujitsu Ltd 高速ｉｃパツケ−ジ
JPS62155987A (ja) * 1985-12-27 1987-07-10 Hitachi Plant Eng & Constr Co Ltd 亜硝酸イオンが共存するジチオン酸含有廃水の処理方法
KR900007231B1 (ko) 1986-09-16 1990-10-05 가부시키가이샤 도시바 반도체집적회로장치
JPS63229839A (ja) 1987-03-19 1988-09-26 Nec Corp 半導体装置
JPS63307759A (ja) 1987-06-09 1988-12-15 Nec Corp 半導体集積回路
JPH01108745A (ja) 1987-10-21 1989-04-26 Mitsubishi Electric Corp 半導体装置
JP2630326B2 (ja) 1988-02-02 1997-07-16 富士通株式会社 半導体装置用バンプ形成方法
JPH01310549A (ja) * 1988-06-09 1989-12-14 Matsushita Electric Ind Co Ltd 半導体装置
JPH01313969A (ja) * 1988-06-13 1989-12-19 Hitachi Ltd 半導体装置
JPH02109358A (ja) * 1988-10-19 1990-04-23 Hitachi Ltd 半導体の実装構造体
JPH02130828A (ja) 1988-11-11 1990-05-18 Hitachi Ltd 微細配線の形成方法
JPH0320041A (ja) 1989-06-16 1991-01-29 Matsushita Electron Corp 半導体装置
JPH0323928A (ja) 1989-06-22 1991-01-31 Kanto Auto Works Ltd モール貼付装置
JPH0323928U (ja) 1989-07-19 1991-03-12
US5243221A (en) * 1989-10-25 1993-09-07 At&T Bell Laboratories Aluminum metallization doped with iron and copper to prevent electromigration
US5077598A (en) * 1989-11-08 1991-12-31 Hewlett-Packard Company Strain relief flip-chip integrated circuit assembly with test fixturing
JPH03173126A (ja) * 1989-11-30 1991-07-26 Mitsubishi Electric Corp 多層膜構造の半導体装置およびその製造方法
JPH03198342A (ja) 1989-12-26 1991-08-29 Nec Corp 半導体装置の製造方法
JPH0410429A (ja) * 1990-04-26 1992-01-14 Matsushita Electron Corp 半導体装置
ATE150585T1 (de) * 1990-05-31 1997-04-15 Canon Kk Verfahren zur herstellung einer halbleitervorrichtung mit einer verdrahtungsstruktur hoher dichte
EP0464567B1 (en) * 1990-06-25 1997-08-06 Matsushita Electronics Corporation Cold cathode element
JPH0474427A (ja) 1990-07-16 1992-03-09 Matsushita Electron Corp Ｍｉｓ型半導体装置の製造方法
US5148266A (en) * 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies having interposer and flexible lead
US5128746A (en) 1990-09-27 1992-07-07 Motorola, Inc. Adhesive and encapsulant material with fluxing properties
JPH0474427U (ja) * 1990-11-07 1992-06-30
KR920017227A (ko) 1991-02-05 1992-09-26 김광호 반도체장치의 층간콘택 구조 및 그 제조방법
JPH04277696A (ja) * 1991-03-06 1992-10-02 Hitachi Ltd 多層配線基板及びその製造方法
US5111278A (en) * 1991-03-27 1992-05-05 Eichelberger Charles W Three-dimensional multichip module systems
JPH04313256A (ja) 1991-04-10 1992-11-05 Hitachi Ltd 半導体集積回路装置及びその形成方法
JPH04346231A (ja) 1991-05-23 1992-12-02 Canon Inc 半導体装置の製造方法
JP3173045B2 (ja) 1991-07-09 2001-06-04 ヤマハ株式会社 半導体装置
JPH05226416A (ja) 1991-07-09 1993-09-03 Oki Electric Ind Co Ltd フリップチップの実装方法
US5532516A (en) * 1991-08-26 1996-07-02 Lsi Logic Corportion Techniques for via formation and filling
JPH0555533A (ja) 1991-08-29 1993-03-05 Fujitsu Ltd 半導体集積回路
JP3256946B2 (ja) 1991-09-24 2002-02-18 ソニー株式会社 コンタクト形成方法
JP2833291B2 (ja) * 1991-10-09 1998-12-09 日本電気株式会社 Ｃｍｏｓ型半導体集積回路装置
JP2731471B2 (ja) 1991-11-05 1998-03-25 アルプス電気株式会社 電気的接続構造
JPH05218136A (ja) 1992-02-03 1993-08-27 Nec Corp フリップチップ・ボンディング方法
JPH05267474A (ja) 1992-03-18 1993-10-15 Fujitsu Ltd 半導体装置
JPH05291262A (ja) 1992-04-07 1993-11-05 Toshiba Corp バンプ電極の形成方法
JP2865154B2 (ja) 1992-05-08 1999-03-08 日本電気株式会社 固体撮像装置の組み立て方法
JP2528769B2 (ja) 1992-05-13 1996-08-28 昭夫 宮田 枠組足場用転落防止部材
US5332868A (en) 1992-06-22 1994-07-26 Vlsi Technology, Inc. Method and structure for suppressing stress-induced defects in integrated circuit conductive lines
JPH0621061A (ja) 1992-07-03 1994-01-28 Nec Corp 半導体装置
JPH0669211A (ja) 1992-08-22 1994-03-11 Nec Corp 樹脂封止型半導体装置
JPH0677283A (ja) 1992-08-26 1994-03-18 Kyocera Corp 配線基板へのｉｃ素子の実装方法
CA2115947A1 (en) 1993-03-03 1994-09-04 Gregory C. Smith Wafer-like processing after sawing dmds
DE4328474C2 (de) * 1993-08-24 1996-09-12 Gold Star Electronics Mehrschichtverbindungsstruktur für eine Halbleitereinrichtung
KR970003731B1 (ko) 1993-10-14 1997-03-21 엘지반도체 주식회사 반도체 장치의 소자 격리막 제조방법
JPH07115151A (ja) 1993-10-14 1995-05-02 Toshiba Corp 半導体装置及びその製造方法
JPH07312380A (ja) * 1993-10-25 1995-11-28 Texas Instr Inc <Ti> 半導体デバイスのボンドパッドをリードフレームすなわちフレックス回路に相互接続する薄膜オーバレイを有するデバイスおよび製造方法
JP2599455Y2 (ja) * 1993-12-03 1999-09-06 沖電気工業株式会社 高速ｌｓｉパッケージ
JP2555964B2 (ja) * 1993-12-10 1996-11-20 日本電気株式会社 アライメント精度調査パターン
JP3450038B2 (ja) 1993-12-14 2003-09-22 沖電気工業株式会社 半導体装置及びその製造方法
JP3033662B2 (ja) * 1994-04-25 2000-04-17 日本電気株式会社 半導体素子実装用フィルムと半導体素子実装構造
JPH07335721A (ja) * 1994-06-13 1995-12-22 Mitsubishi Electric Corp アライメントマークを有する半導体装置
MY112145A (en) * 1994-07-11 2001-04-30 Ibm Direct attachment of heat sink attached directly to flip chip using flexible epoxy
JPH0831872A (ja) 1994-07-13 1996-02-02 Hitachi Ltd 半導体装置
US5489548A (en) * 1994-08-01 1996-02-06 Texas Instruments Incorporated Method of forming high-dielectric-constant material electrodes comprising sidewall spacers
TW368745B (en) 1994-08-15 1999-09-01 Citizen Watch Co Ltd Semiconductor device with IC chip highly secured
JP3142723B2 (ja) 1994-09-21 2001-03-07 シャープ株式会社 半導体装置及びその製造方法
US5534731A (en) * 1994-10-28 1996-07-09 Advanced Micro Devices, Incorporated Layered low dielectric constant technology
JPH08167630A (ja) * 1994-12-15 1996-06-25 Hitachi Ltd チップ接続構造
JP2748870B2 (ja) 1994-12-20 1998-05-13 日本電気株式会社 基板接続方法
US5729588A (en) * 1994-12-28 1998-03-17 Lucent Technologies Inc. Enhanced recording verification system
US5525839A (en) 1994-12-30 1996-06-11 Vlsi Technology, Inc. Method of packing an IC die in a molded plastic employing an ultra-thin die coating process
JPH08236654A (ja) * 1995-02-23 1996-09-13 Matsushita Electric Ind Co Ltd チップキャリアとその製造方法
JP3484554B2 (ja) * 1995-02-28 2004-01-06 日本テキサス・インスツルメンツ株式会社 半導体装置
DE69635397T2 (de) 1995-03-24 2006-05-24 Shinko Electric Industries Co., Ltd. Halbleitervorrichtung mit Chipabmessungen und Herstellungsverfahren
JPH08298269A (ja) 1995-04-25 1996-11-12 Toshiba Microelectron Corp 半導体装置及びその製造方法
JP3963330B2 (ja) * 1995-04-26 2007-08-22 昭和電工株式会社 発光ダイオード
JPH08297139A (ja) 1995-04-26 1996-11-12 Mitsubishi Electric Corp 半導体加速度センサ
JP3522917B2 (ja) * 1995-10-03 2004-04-26 株式会社東芝 半導体装置の製造方法および半導体製造装置
US5861673A (en) * 1995-11-16 1999-01-19 Taiwan Semiconductor Manufacturing Company Method for forming vias in multi-level integrated circuits, for use with multi-level metallizations
US5702980A (en) * 1996-03-15 1997-12-30 Taiwan Semiconductor Manufacturing Company Ltd Method for forming intermetal dielectric with SOG etchback and CMP
US5841193A (en) * 1996-05-20 1998-11-24 Epic Technologies, Inc. Single chip modules, repairable multichip modules, and methods of fabrication thereof
JP3056689B2 (ja) * 1996-07-09 2000-06-26 松下電器産業株式会社 半導体装置及びその製造方法
TW571373B (en) * 1996-12-04 2004-01-11 Seiko Epson Corp Semiconductor device, circuit substrate, and electronic machine
JP3085231B2 (ja) * 1997-02-20 2000-09-04 日本電気株式会社 半導体装置の製造方法
US5942801A (en) * 1997-12-18 1999-08-24 Advanced Micro Devices, Inc. Borderless vias with HSQ gap filled metal patterns having high etching resistance
US5946592A (en) * 1998-03-19 1999-08-31 Winbond Electronics, Corp. Combined in-situ high density plasma enhanced chemical vapor deposition (HDPCVD) and chemical mechanical polishing (CMP) process to form an intermetal dielectric layer with a stopper layer embedded therein
US6333565B1 (en) * 1998-03-23 2001-12-25 Seiko Epson Corporation Semiconductor device and method of manufacturing the same, circuit board, and electronic instrument
JP3420703B2 (ja) * 1998-07-16 2003-06-30 株式会社東芝 半導体装置の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6372143A (ja) * 1986-09-16 1988-04-01 Toshiba Corp 集積回路装置
JPH01209746A (ja) * 1988-02-17 1989-08-23 Nec Corp 半導体装置
JPH08102466A (ja) * 1994-09-30 1996-04-16 Nec Corp 半導体装置の製造方法及び半導体ウエハー
JPH08203906A (ja) * 1995-01-27 1996-08-09 Fuji Electric Co Ltd バンプ付き半導体装置およびその製造方法
JPH08250549A (ja) * 1995-03-13 1996-09-27 Matsushita Electric Ind Co Ltd 半導体装置とその製造方法

Also Published As

Publication number Publication date
US7183189B2 (en) 2007-02-27
US20090174068A1 (en) 2009-07-09
JP2009004815A (ja) 2009-01-08
US6255737B1 (en) 2001-07-03
US20030213981A1 (en) 2003-11-20
KR100501662B1 (ko) 2005-11-14
US7521796B2 (en) 2009-04-21
JP3981710B2 (ja) 2007-09-26
CN100380612C (zh) 2008-04-09
US8384213B2 (en) 2013-02-26
KR19990082268A (ko) 1999-11-25
WO1998025298A1 (en) 1998-06-11
US6608389B1 (en) 2003-08-19
JP5278716B2 (ja) 2013-09-04
TW571373B (en) 2004-01-11
JP5246403B2 (ja) 2013-07-24
CN1210622A (zh) 1999-03-10
JP2008294481A (ja) 2008-12-04
JP5445732B2 (ja) 2014-03-19
AU5136498A (en) 1998-06-29
US20060249843A1 (en) 2006-11-09
TW459323B (en) 2001-10-11

Similar Documents

Publication Publication Date Title
JP5278716B2 (ja) 半導体装置及びその製造方法、並びに電子部品及びその製造方法
JP4895054B2 (ja) 電子部品の実装方法
JPWO1998025298A1 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP4359788B2 (ja) 半導体装置、電子部品、回路基板及び電子機器
JP4513973B2 (ja) 半導体装置の製造方法
JP4362735B2 (ja) 半導体装置の製造方法
KR100501094B1 (ko) 전자부품및반도체장치,및이들의제조방법
CN100485896C (zh) 半导体装置及其制造方法
JP2005217444A (ja) 半導体装置及びその製造方法
JP2005217443A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120706

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120706

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130405

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130424

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130507

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees